Samsung Foundry 合作加速 4 纳米及更高工艺的超大规模计算 SoC 设计_ACT_System

Samsung Foundry 合作加速 4 纳米及更高工艺的超大规模计算 SoC 设计

内容提要

● Cadence 20.1 数字全流程面向 Samsung Foundry 先进工艺节点进行全面优化，实现更好的 PPA 目标，帮助客户流片一次成功

● 基于 iSpatial 技术的 HPC 参考设计流程助力快速设计实现

● Cadence 数字全流程的机器学习及大型/标准单元同步布局功能，可帮助客户提高生产率和优化设计

中国上海，2021 年 4 月 15 日——楷登电子（美国 Cadence 公司，NASDAQ：CDNS）今日宣布，已面向 Samsung Foundry 4 纳米及更高的工艺节点推出优化的 Cadence^® 数字全流程 20.1 版本。基于本次合作，设计师可以使用 Cadence 工具达到更优的功耗、性能和面积（PPA）目标，以及面向超大规模计算应用交付精确且一次流片成功的芯片。

Cadence 数字流程 20.1 版本针对 Samsung Foundry 先进工艺技术提供量身打造的优化能力。例如，iSpatial 技术可以支持从 Genus^™ Synthesis Solution 综合解决方案到 Innovus^™ Implementation System 设计实现系统利用统一的用户界面和数据库进行无缝结合。

机器学习（ML）功能可帮助用户利用现有设计来训练 GigaOpt^™ 优化技术，相比传统布局流程实现设计裕度的最小化。

结合高性能时钟网络架构，数字 GigaPlace XL 技术支持大型/标准单元同步布局，支持自动化版图规划，从而达到更高的设计生产力，同时大幅优化线长和功耗。统一的设计实现、时序及 IR 签核引擎进一步增强了签核收敛，减少设计裕度和迭代次数。

为了加速 Samsung Foundry 先进工艺技术的设计流程，现已推出针对大型/标准单元同步布局、时钟网络、平衡的 H 型时钟树分布、功率输出网络及 IR 优化等通用高性能计算（HPC）任务的流程示例。

完整的 Cadence RTL-to-GDS 流程也面向 Samsung Foundry 的工艺技术进行了优化，包括 Genus Synthesis Solution 综合解决方案、 Cadence Modus DFT 软件解决方案、Innovus Implementation System 设计实现系统、Quantus^™ Extraction Solution 提取解决方案、Tempus^™ Timing Signoff Solution 时序签核解决方案、Tempus ECO Option、Tempus Power Integrity Solution 电源完整性解决方案、Voltus^™ IC Power Integrity Solution 电源完整性解决方案、Conformal^® Equivalence Checker 等价性检查器、Conformal Low Power 低功耗工具、Litho Physical Analyzer 光刻物理分析器以及 CMP Predictor 预测工具。

“ 随着超大规模计算和自动驾驶创新的深化，对 HPC 容量的需求越来越高。” Samsung Electronics 代工设计技术团队副总裁 Sangyun Kim 表示，“通过最新 Samsung Foundry 先进工艺节点与 Cadence 20.1 数字全流程的结合，我们的客户可以更快更高效地实现设计目标。”

“全新优化的 Cadence 数字流程帮助使用 Samsung Foundry 先进工艺技术的客户更容易实现PPA目标，”Cadence 公司数字与签核研发事业部全球副总裁 Michael Jackson 表示，“得益于和 Samsung Foundry 的长期合作，设计师可以快速采纳 Samsung Foundry 经过验证的 HPC 方法论，按时实现卓越的硅片性能。”

Cadence 20.1 数字全流程支持公司的智能系统设计^™ 战略（Intelligent System Design^™ ），助力客户实现 SoC 卓越设计。

来源：Cadence楷登

采用Cadence Clarity 3D场求解器，提升112G长距离网路交换机的系统分析速度

包含 Clarity 3D Solver 场求解器的完整 Cadence IC 封装解决方案，协助完成网路交换机设计中国上海，2021 年 4 月 30 日— 楷登电子（美国 Cadence 公司，NASDAQ：CDNS）今日宣布，创意电子（Global Unichip Corporation, GUC）成功部署 Cadence® Clarity™ 3D Solver 场求解器于仿真工作流程，比预期时间提前完成具有数百个 112G PAM4 长距离（LR）通道的复杂网路交换机设计，将仿真效率提高 5 倍是创意电子设计取得成功的关键。通过已经验证的可扩展且高性能的系统分析和互连技术，Cadence 现成为包括云端数据中心和光纤网络等超大规模计算应用芯片的关键推动。Clarity 3D Solver 场求解器带来的高能效在于其不需要做设计的分割，可消除因折衷方法而导致结果不准确的疑虑。在与需要分割的传统工具相比，此「无需分割」的优异特性可协助创意电子的工程师将分析速度提高达五倍。Clarity 3D Solver 场求解器结合了卓越的精度、速度和容量，使创意电子能够在流片前进行权衡和假设分析，以更低的成本与更高性能来优化完整的超大规模、高效能覆晶式球栅阵列（HFCBGA）的封装设计。此外，创意电子通过使用完整的 Cadence IC 封装设计和分析解决方案简化了设计过程，包括用于物理实现的 Cadence Allegro® Package Designer Plus、用于互连建模的 Clarity 3D Solver 场求解器和用于评估 112G 信号质量的 Sigrity™ SystemSI™ 技术。使用 Cadence 提供的完整集成工作流程解决方案，可加快设计周转时间，在需要多次优化迭代下仍能按时达成项目设定的时间节点。 “作为 ASIC 设计的领导者，向我们的客户交付先进的设计的时间周期至关重要。” 创意电子公司首席技术官 Igor Elkanovich 表示，“提高 3D 有限元法的互连建模性能，是成功合作的关键要素，Cadence Clarity 3D Solver 场求解器提供了具有黄金标准精度的高性能运算 3D 全波建模，使我们能够获得优化信号和电源完整性，并能更快地完成设计。采用完整的 Cadence 设计、分析和签核流程，我们将复杂的网路应用设计提供给客户。” “Clarity 3D Solver 场求解器、Celsius™ Thermal Solver 热求解器和 Sigrity X 等新技术，是 Cadence 应对当今电子系统 EM、热分析和 SI/PI 等跨领域多物理场解决方案的基础。客户高度认可 Clarity 3D Solver 场求解器绝佳的性能、容量、可扩展性和准确性，将其用于包括 Interposer、封装和 PCB 在内的整个系统进行真正的 3D 仿真。” Cadence 公司定制 IC 及 PCB 事业部多物理场系统分析产品副总裁 Ben Gu 表示，“创意电子持续以其设计的卓越性完成下一代数据中心交换机，其中 Cadence Allegro、Clarity 和 Sigrity 技术在数百个 112G LR 通道的设计、分析和签核中发挥了重要作用。”来源：Cadence楷登