首页/文章/ 详情

发布最新版AWR Design Environment Platform,助力先进RF设计

6天前浏览10

内容提要

AWR V16 版本支持异构技术的不断发展,助力汽车、雷达系统和半导体的 5G 无线和连接系统

应用 AWR 软件开发的定制化射频到毫米波 IP,现在可以在各个 Cadence 设计工具平台上使用,为无线系统设计提供无缝解决方案

集成电路、封装和 PCB 射频工作流程的基础性进展缩短了设计周期,以配合客户的产品上市时间表

完全集成的有限元(FEA)分析求解器技术可提供精确的多物理场(电磁和热)系统分析,具有近线性的可扩展性和容量


 

中国上海,2021 年 6 月 23 日——楷登电子(美国 Cadence 公司,NASDAQ:CDNS)今日宣布推出 AWR Design Environment® Version 16 (V16),该版本具有突破性的跨平台互操作性,支持从射频到毫米波(mmWave)知识产权(RF IP)的集成,适用于行业领先的 Cadence® Virtuoso® 设计平台以及 Allegro® PCB 和 IC 封装设计平台的异构技术开发。


V16 版本还增加了与 Clarity 3D Solver 求解器和 Celsius Thermal Solver 热求解器的无缝集成,为大规模复杂射频系统的电热性能分析提供了无限制的容量


新版 AWR Design Environment(包括 Microwave Office® 电路设计软件)使客户能够为汽车、雷达系统和半导体技术高效设计 5G 无线和连接系统,更快地将产品推向市场。与同类竞品的工作流程相比,V16 版本中的平台和求解器集成可使设计周转时间(TAT)缩短 50%。


    

 “要在当下竞争激烈的 5G/无线市场中脱颖而出,客户需要能够支持完整且全面的射频工作流程的解决方案,这种工作流程不是始于芯片终于芯片,而是延伸到整个系统。”Cadence 公司全球研发副总裁 Vinod Kariat 表示,“AWR Design Environment V16 版本所支持的射频工作流程创新,始于设计数据和软件 IP 在跨产品共享和无缝传输方式的基础性进步。在 Cadence 的总体产品架构下,该版本所引入的射频集成水平将真正地提升工程团队的生产力。”


要加快射频集成和提升工程设计生产力,平台的互操作性至关重要。AWR Design Environment 可以与 Virtuoso 和 Allegro 平台之间无缝共享设计数据,可消除射频设计和制造布局团队之间的任何脱节,节省了宝贵的工程资源,大幅推进开发周期。通过使用 V16 版本及其内置的电磁(EM)和热嵌入分析,客户的 TAT 缩短了 3 倍以上。


该版本的主要功能亮点包括:

与 Allegro 集成:确保与 PCB 和 IC 封装设计流程的制造兼容性和射频集成

与 Virtuoso 集成:利用 Microwave Office 完成射频前端设计 IP,并将其与 Virtuoso Layout Suite 结合使用,以进行集成电路和模块集成

与 Clarity 集成:支持 EM 分析,用于大型射频结构的设计验证,例如模块封装和相控阵馈电网络

与 Celsius 集成:为单片微波 IC(MMIC) 和 PCB 高功率射频应用提供热分析

AWR 增强功能:利用设计自动化和有限元分析(FEA)求解器性能的增强,加速 RF IP 的创建


    

“在我们推动射频/毫米波 MMIC、RFIC 和多芯片 2.5/3D 封装技术进步的过程中,AWR Design Environment、Allegro PCB/SiP 和 Virtuoso RF 等带有集成电磁求解器技术的 Cadence 平台发挥了至关重要的作用。”HRL Laboratories 先进封装解决方案事业部负责人 Florian Herrault 说道,“借助 Cadence 的射频解决方案,我们的设计团队实现了性能和生产力提升,我们为此感到非常激动。我们现在能够与我们的集成电路、封装和电路板团队共享在 Microwave Office 中创建的 RF IP,这有助于大幅缩短整体设计时间,进而能够更快地将最高质量的产品推向市场。”


AWR Design Environment V16 支持 Cadence 智能系统设计(Intelligent System Design)战略,旨在助力系统级芯片 (SoC) 设计卓越和系统创新。V16 版平台现已发布并可供下载。如需了解更多信息,请访问 www.cadence.com/go/AWRV16。

来源:Cadence楷登
System电路半导体航空汽车电子消费电子芯片CadenceSigrity
著作权归作者所有,欢迎分享,未经许可,不得转载
首次发布时间:2025-10-02
最近编辑:6天前
Cadence楷登
签名征集中
获赞 1粉丝 86文章 466课程 0
点赞
收藏
作者推荐

Cadence 推出基于 Samsung Foundry 14LPU 工艺的汽车电子参考设计流程

内容提要:完整的 Cadence RTL-to-GDS 数字全流程,针对汽车电子在安全、质量和可靠性方面的严苛要求进行精细优化,以保证流片一次成功该流程成功应用于 Cadence Tensilica ConnX B10 DSP,这是一款面向车载雷达、激光雷达和 V2X 应用的 DSP 处理器 中国上海,2021 年 4 月 20 日——楷登电子(美国 Cadence 公司,NASDAQ:CDNS)今天宣布基于 Samsung Foundry 14LPU 工艺节点推出面向汽车电子优化的数字设计流程( Cadence® digital full flow)。该流程基于高性能、低功耗的 Cadence Tensilica® ConnX B10 数字信号处理器(DSP),面向汽车雷达、激光雷达和车联网(V2X)应用。通过与 Samsung Foundry 合作,新的 Cadence 参考设计流程使汽车电子设计师能够准确、快速地交付芯片设计,不但保证流片一次成功,而且提供具有最佳功耗、性能和面积(PPA)的高品质设计。除了实现流片一次成功和优化的 PPA 设计之外,Cadence 参考流程还能确保设计满足汽车行业严苛的标准和规则:● 质量/可靠性:该流程可有效降低 制造过程中的品质缺陷,满足车用 IC 规范 AEC-Q100 Grade 1 标准的可靠性要求,从而确保在整个设备使用寿命期间均能满足要求和标准。● 安全性:该流程使系统级芯片(SoC)设计能够避免因芯片故障引起危害的风险,满足功能安全 ASIL-B 级别要求。Cadence 完整的 RTL-to-GDS 全流程已经基于 Samsung Foundry 的 14LPU 工艺完成生产验证,包括 Genus™ Synthesis Solution 综合解决方案、Modus DFT、Innovus™ Implementation System 设计实现系统、Quantus™ Extraction Solution 提取解决方案、 Tempus™ Timing Signoff Solution 时序签核解决方案、Tempus ECO Option、Tempus Power Integrity Solution 电源完整性解决方案、Voltus™ IC Power Integrity Solution IC 电源完整性解决方案、Conformal® Equivalence Checking 等效性检查、Conformal Low Power 低功耗解决方案、Litho Physical Analyzer 光刻物理分析方案和 Cadence CMP Predictor。为了更加快速地交付汽车芯片设计,该流程获得了“Fit for Purpose – Tool Confidence Level 1 (TCL1)”认证,旨在帮助汽车半导体制造商、OEM 和元件供应商更顺利地满足严苛的汽车安全标准(ISO26262)。用于流程中的 Tensilica ConnX B10 DSP,此前也获得了 ISO 26262:2018 汽车功能安全标准的认证,是客户使用 Samsung 14LPU 工艺进行严苛安全要求芯片设计的理想 DSP。根据认证结果,Tensilica ConnX B10 DSP 的设计符合车用功能安全 ASIL-D 标准。此外,独立安全认证(SEooC)的研究成功表明,Tensilica ConnX B10 DSP 达到了 ASIL-B 级硬件随机失效度量指标。ASIL 安全管理标准要求对于自动驾驶、先进驾驶辅助系统(ADAS)和其他汽车系统级芯片的设计至关重要。“Samsung 14LPU 工艺为计算密集型自动驾驶应用提供了最佳性能。” Samsung Electronics 公司设计技术团队副总裁 Sangyun Kim 表示,“通过我们与 Cadence 最新的合作以及新的参考设计流程的交付,我们可以帮助客户通过采用 Cadence 工具和 IP 及我们先进的 14LPU 工艺技术,实现卓越的汽车电子设计。” “我们与 Samsung Foundry 的持续合作以及对设计创新的高度关注,支持我们的共同客户能够提供最佳质量的汽车电子 SoC 产品。”Cadence 公司数字和签核研发事业部全球副总裁 Michael Jackson 表示,“Cadence 基于已通过 ISO 26262:2018 认证的 Tensilica ConnX B10 DSP 和数字全流程工具的参考流程,现已在 Samsung 14LPU 工艺节点经过生产验证,保证其适用于严苛安全要求的汽车电子设计。” Cadence 汽车电子设计流程和 Tensilica ConnX B10 DSP 支持汽车 SoC 设计和公司的智能系统设计(Intelligent System Design™)战略,支持客户实现卓越的汽车 SoC 设计。来源:Cadence楷登

未登录
还没有评论
课程
培训
服务
行家
VIP会员 学习计划 福利任务
下载APP
联系我们
帮助与反馈