Cadence CFD 解决方案助力美洲杯帆船赛参赛队，优化其水动力学性能_System_Fidelity_电路

Cadence CFD 解决方案助力美洲杯帆船赛参赛队，优化其水动力学性能

卫冕冠军新西兰酋长队、英国英力士队和美国魔法队，借助 Cadence 提升 AC75 帆船的性能，备战第 37 届美洲杯帆船赛

2022 年 6 月 7 日，中国上海 —— 楷登电子（美国 Cadence 公司，NASDAQ：CDNS）今日宣布，竞逐第 37 届美洲杯帆船赛的三支参赛队伍将借助 Cadence^® 计算流体力学（CFD）解决方案，提升其赛船的性能及整体表现力。

这三支队伍分别是：四冠王及卫冕冠军新西兰酋长队，纪录挑战者英国英力士队和纽约游艇俱乐部美国魔法队（American Magic）。美洲杯帆船赛是帆船运动领域的巅峰赛事，为世界各地的帆船爱好者呈献了竞争激烈、激动人心的比赛，我们期待着 2024 年的下一届美洲杯帆船赛的到来。

2013 年美洲杯帆船赛上，在新西兰酋长队和美国甲骨文队之间的一场激烈比赛中，水翼技术的应用引发轰动。水翼是附着在赛船船体下方的翼型结构，能以更快的速度将船体托出水面，使船体近乎贴水飞行。在 2013 年的那场比赛之后，新西兰酋长队一直在利用 Cadence Fidelity^™ Marine 技术改善其船体和水翼设计。2021 年，他们第四次举起了这项最古老国际体育赛事的 Auld Mug 奖杯。

在竞争激烈的比赛中，每一秒都至关重要，因此水翼以及其水下效率备受重视。随着各个团队对水下效率、精确性和速度的需求不断增加，Cadence CFD 解决方案提供了多学科技术，帮助设计团队分析和模拟真实场景，使他们能够在样船首次下水之前就能确定最佳设计方案，最大程度提升其性能。

“比赛中使用的 AC75 帆船在大部分时间里其实都在水面上飞行”，新西兰酋长队技术总监 Dan Bernasconi 说道，“通过优化船体设计提升其在启动和冲线时的水动力学效率，我们可以更好地预测其性能。Cadence Fidelity^™ Marine 是水动力学模拟和仿真领域的领航者，是我们正在使用的综合工具套件中重要的组成部分”。

连续三次参加美洲杯帆船赛的英国英力士队拥有雄厚的实力。他们计划吸取前两次比赛的经验，誓言要为英国赢得历史上第一座美洲杯帆船赛冠军奖杯。

“CFD 仿真是预测和改进我们参赛船只性能的主要工具。”英国英力士队首席设计师 Martin Fischer 说道，“在为 AC37 帆船选择这些服务的供应商时，英国英力士队认为 Cadence Fidelity 解决方案最符合我们的需求。”

成立于 2017 年的纽约游艇俱乐部美国魔法队（American Magic）正朝着“赢回”奖杯的愿景迈进。他们的队名是为了致敬 1851 年赢得第一场比赛的纽约游艇俱乐部的 101 英尺大篷车“America”和 1870 年第一艘成功卫冕杯赛的游艇“Magic”。在第一场比赛中，“America”比他们最接近的对手领先了 8 分钟，因此获得了同名比赛的称号。

“美国魔法队之所以选择 Cadence Fidelity^™ Marine 软件作为水动力分析和设计的主要 CFD 工具，是因为该软件持续不断地为船舶海洋工程应用提供了最先进的数值仿真能力。”美国魔法队设计工程师 Len Imas 博士说道，“在目前使用的商用软件和研用程序中，Cadence Fidelity^™ Marine 提供了准确且可靠的预测结果，并在高性能船体和附体设计分析、船舶水动力学以及流固耦合作用等领域扩展了诸多功能，在美洲杯帆船赛的多场活动中都占据了业内最领先地位。”

来源：Cadence楷登

Cadence 面向 TSMC N5 工艺的设计 IP 产品组合被领先的半导体和系统厂商广泛采用

内容提要为领先的半导体和系统公司成功实现 20 多个设计实例Cadence IP 多次助力实现一次性流片成功IP 硅经过测试和表征，以确保强大的系统互操作性早期的 N3 和 N4 客户也参与其中中国上海，2022 年 6 月 24 日——楷登电子（美国 Cadence 公司，NASDAQ：CDNS）今日宣布，众多领先的半导体和系统客户已成功采用面向 TSMC 5nm 制程技术的全系列 Cadence® 设计 IP 产品。Cadence 设计 IP 产品符合最高水平的最新接口标准，让客户能够为最苛刻的应用开发最先进的系统级芯片，包括高性能计算 (HPC)、人工智能 / 机器学习（AI/ML）、网络、存储和汽车。面向 TSMC N5 制程的 Cadence 设计 IP 产品组合包括 112 / 56 / 25 / 10 Gbps 以太网 PHY / MAC、PCIe 6.0 / 5.0 / 4.0 / 3.1 PHY / 控制器、40Gbps Ultralink™ D2D PHY 以及用于 GDDR6、DDR5 / 4 和 LPDDR5 / 4x 的全套 PHY / 控制器。Cadence 在 TSMC N5 工艺中的设计 IP 可提供最佳的功耗、性能和面积（PPA），并具有丰富的功能集，可为大规模 SoC 设计提供无与伦比的差异化、多功能性和创新。此外，Cadence 提供集成了 PHY 和控制器 IP 的完整子系统，可简化集成，最大程度降低风险并缩短上市时间。 “TSMC 与我们长期的生态系统合作伙伴 Cadence 密切合作，实现了领先的设计，依托我们的先进技术，显著改善了功耗、性能和面积。”TSMC 设计基础设施管理部副总裁 Suk Lee 说道，“Cadence 的设计 IP 与 TSMC 的 IP9000 团队密切配合，促进了高质量的 IP 交付，帮助我们的共同客户实现一次性流片成功和更快的上市时间。” “几十年来，Cadence 携手 TSMC，在先进制程节点上提供经过硅验证的高质量 IP，以满足 HPC、AI / ML、网络、存储和汽车应用的最苛刻要求。”Cadence 设计 IP 产品管理副总裁 Rishi Chugh 表示，“我们面向 TSMC N5 制程的设计 IP 得到广泛使用，这印证了 Cadence 设计 IP 的卓越性和质量，让客户能够设计出高度差异化的产品解决方案。”N5 设计 IP 产品组合是 Cadence IP 产品组合的一部分，支持 Cadence 智能系统设计（Intelligent System Design™）战略。我们不断开发全面的设计 IP 组合，帮助客户在先进节点实现卓越的系统级芯片设计。来源：Cadence楷登