首页/文章/ 详情

SPICE 仿真遇到前所未有的挑战!

9小时前浏览0


本文作者:曾义、李晴

Cadence 公司 

 


SPICE 仿真器自诞生以来,几乎成为了所有集成电路设计人员都采用的必不可少的工具。但随着工艺发展和电路设计复杂度的提升,我们面对的仿真需求越来越多,要处理的电路设计规模越来越大,SPICE 仿真工具因而遇到了前所未有的挑战:

  • 仿真时间太长?

  • 仿真的容量太大,传统的工具都处理不了?

  • 工艺角数目太多,不知道如何实现全面准确的验证?


Spectre 仿真平台可以有效解决这些问题。Spectre 仿真平台是一套完整的模拟/射频、存储器(Memory)和混合信号的验证解决方案,是与 Cadence 其他流程集 合提供行业领先功能的仿真器最强小队。


 


Cadence® Spectre® Simulation Platform 包含多个仿真器,设计者能够轻而易举地在电路级、模块级以及系统级仿真任务之间无缝切换。该平台基于统一的语法分析、器件模型、硬件描述语言行为建模、输入输出数据格式等技术,仿真结果都保持一致且准确。除此之外,Spectre 仿真技术还很好地集成到其他 Cadence 技术平台,包括:

  • Xcelium Logic Simulation

  • LiberateTrio Characterization Suite

  • LegatoReliability Solution

  • Virtuoso® ADE Product Suite

  • Voltus-XFi Custom Power Integrity Solution

  • Virtuoso RF Solution

为您提供业界最全面的跨领域仿真解决方案。


 


首先,给您分享几个典型应用案例:


某知名存储器(Memory)设计制造厂商,在仿真与验证的过程中发现,针对一个 60 万个晶体管的设计,Spectre X 的精度与 APS 相差 0.21% 左右,Spectre FX 的提升速度更是达到了惊人的 72 倍。后来在拥有 5 百多万晶体管的全芯片验证过程中,Spectre FX 的仿真结果在精准度和速度上的表现都相当让人满意。尤其在功耗验证的情况下,速度提升在 Base mode 的 10 倍左右,占用的存储空间更少了。


某知名模拟设计厂商,在仿真与验证的过程中发现,针对一个 99 万个电路节点、140 万寄生电容以及 370 万寄生电路的后仿设计,Spectre X RF 的精度与 Spectre APS RF 相差 0.1% 左右,但 Spectre X RF 的速度约是 APS RF 的 8 倍,且使用的内存从之前的 1200G 降低到约 800G。


一个包含 29 万个晶体管,110 万个寄生电阻和 160 万个寄生电容的先进工艺混合信号设计,工作在 8 Ghz 左右,在后仿时,以前的方案要跑 33 小时;后来采用了 Spectre FX,直接加速至少 2.4 倍。鉴于这个成功的尝试,用户又在一个以前方案不能跑出正确结果的案例上使用 Spectre FX。这个工作在 8 Ghz 拥有 16 万晶体管,1900 万寄生电阻和 84 万寄生电容的先进工艺下的 PLL,结果仅仅是 Spectre FX Base Mode(最高精度)就达到了同上的效果。

基于前面两个案例的成功尝试,他们再接再厉,在一个先进工艺下拥有 3.1 万个晶体管的混合电路上测试,工作频率达到 32Ghz,以前方案的结果是完全不被接受和不精准的。这次采用了 AMS + Spectre FX 的方式,数字逻辑符合预期,眼图清晰可见,同时 Spectre FX 在 AMS 的环境里简单易用,仿真的时间节省了不少。另外,他们发现快速模式与 Base Mode 的混合设置,是在其他的仿真器里不具备的独特特点。


+ + + + + + + + + + + 

Spectre 技术方案

   
  • 多种高效仿真引擎助力攻坚克难

  • 和 Cadence 其他技术平台很好的集成


多种高效仿真引擎助力攻坚克难


Spectre X


作为最新一代的 Spectre 技术,Spectre X 不以牺牲模拟仿真精度为代价来换取性能提升,且支持多线程多进程技术。更重要的是,与 Spectre APS 相比,Spectre® X 仿真器在使用更多 CPU 核基础上可以实现更高的 CPU 利用率。

特有的 Xscale 专利技术带来了以下仿真速度和容量上的突破:

 新的数值分析技术可求解更大的方程矩阵,且速度提升 2-3 倍,同时不会损失仿真精度。用于先进 MOS 器件和互连的建模方法经过优化,性能更是提升了额外 1.5 倍

 数据处理方式的改进促进了对于内存的有效使用,因而可处理最大可达 5 倍于之前容量的后仿电路网表。

 将仿真任务分配到多个 CPU 上并利用现代云计算架构实现可扩展的大规模并行仿真,可实现性能 1.5-2 倍的提升。

     


Spectre AMS Designer


混合信号设计领域波涛汹涌,设计人员可能面临的风险比以前增大了 10 倍。有些挑战是显而易见的,如漫长的模拟仿真运行时间、大量模拟设计控制序列、模式和控制位的验证,以及复杂电源管理方案的测试验证。

     

面对这些挑战,Spectre AMS 将模拟和数字领域的所有可用技术结合起来,让设计人员可以为客户开发适用于该设计技术的特定流程。且无论需求定义是什么,这个方案都能满足需求。

▶ 使用可靠的 Spectre 模拟仿真和 Xcelium 数字仿真技术确保设计质量。

▶ 支持 Virtuoso ADE Product Suite 中的模拟设计流程使用模式和 Xcelium 环境中的数字验证使用模式。

▶ 支持更高级别的抽象和加速仿真能实现快速周转时间,全部可视的原理图和更加高效的 AMS debug 功能,更有效地发现设计问题。

新的 Cadence MS 调试流程

     


Spectre FX


新一代 FastSPICE 技术的优势:

▶ 从底层架构全新打造的 FastSPICE 仿真引擎,与其他 FastSPICE 仿真器相比,可扩展创新型 FastSPICE 架构为客户提供了高达 3 倍的性能提升,同时具备同等的所需精度。

▶ 提供高达 32 个内核的多线程可扩展性和同级最佳的使用模式,兼顾可以预测的精度与速度。

▶ 适用于所有的 FastSPICE 应用,并与现有的 Spectre/SPICE 和 ADE 流程无缝集成。

     


Spectre X RF


为 RFIC 电路提供准确快速的仿真结果,包括具有周期性稳态分析(PSS)、小信号和噪声分析,以及谐波平衡(HB)分析功能,可在不损失精度的情况下最大限度地提高性能。借助 Spectre X 架构,HB 分析可以分布到单台服务器或多台服务器上的多个 CPU 核心,更快地完成仿真任务。

     


Spectre EMIR Solution


利用 Cadence Voltus-XFi 定制功耗完整性解决方案提供专用的晶体管级的电迁移和 IR 压降(EM-IR)分析,提供一站式 EMIR 分析方法,让电路设计工程师专注且高效地分析 EMIR。

原生内置到 Spectre 的 EM/IR

     


和 Cadence 其他技术平台很好的集成


Spectre Integration


▶ Spectre API 与 Liberate 集成,吞吐量比命令行使用模式提高 2-3 倍。

▶ Spectre 仿真平台支持通过器件和电路检查(Checks&Asserts),并在 ADE 中提供高效的仿真数据分析方式。

▶ Spectre CMI(通用模型接口)提供了最先进的内置器件模型,客户可以预编译模型和链接到 CMI,也可以使用编译的 VerilogA 创建自定义模型。

▶ Spectre Circuit Simulator 可以对 Mis match 以及 Process Variation 进行蒙特卡罗分析,通过将 Spectre 集成到 ADE 中,实现高级统计分析。

▶ Spectre X Simulator 添加了 Legato 可靠性分析的解决方案,来进行先进的老化分析、电热分析和模拟缺陷分析。

全面的定制仿真解决方案

   


最后,让我们再来听听业界大佬的声音。


   

MediaTek公司模拟设计及技术总经理 Ching San Wu 先生:“我们使用Spectre X仿真器仿真了先进的 5G 设计。即使把后仿寄生抽取产生的大量寄生参数考虑在内,所需的仿真时间缩短了 7 倍。这一验证流程将为 MediaTek 的客户和消费者带来更高的收益和可靠性。”

 
   

SK hynix, Inc. 计算机辅助工程主管 Do Chang-ho 先生“我们的 DRAM 设计需要在多个工艺角进行多次高精度芯片级 FastSPICE 仿真,以确保它们的时序、功耗和其他属性满足严苛的规范要求,同时要按时向 PC 和移动计算市场交付我们的产品。通过与 Cadence 合作,Spectre FX FastSPICE 仿真器已通过认证并部署在生产中,用于 PC 和移动 DRAM 验证,并且将扩展到 HBM 和图形 DRAM。Spectre FX 仿真器实现了设计方法的突破并显著提高了生产效率。”

 
   

瑞萨电子设计自动化部门,公共 R&D 分部,广泛技术解决方案事业部总监,Nobuhiko Goto 先生:“模拟仿真验证对汽车和工业领域的先进 SoC 设计越来越重要。我们是最早采用 Spectre X 仿真器的用户之一,并亲身体验了它带来的 10 倍性能提升,且同时保持 SPICE 精度。我们期待在实际产品设计中使用 Spectre X 仿真器,满足设计对性能和容量提升的要求。”

 

Cadence Spectre 平台在超过 25 年的时间里一直是业内领先的模拟/射频集成电路、存储器(Memory)和混合信号的验证仿真解决方案。我们始终致力于为客户提供可久经验证的准确度和性能优势。我们不断完善 Spectre 产品组合,为客户带来高精确和快速的仿真解决方案。Cadence Spectre 仿真平台加速 SoC 设计验证,助您实现更快的产品上市目标。


来源:Cadence楷登
ACTSystem寄生参数电源电路通用航空汽车电子UG消费电子云计算UMCadence控制试验
著作权归作者所有,欢迎分享,未经许可,不得转载
首次发布时间:2025-10-02
最近编辑:9小时前
Cadence楷登
签名征集中
获赞 0粉丝 86文章 395课程 0
点赞
收藏
作者推荐

Cadence Certus Closure Solution 助力全芯片并行优化

Cadence 于 10 月 12 日发布了 Cadence Certus Closure Solution,这是同类型产品中首款采用大规模并行计算和分布式架构的全自动环境。Cadence Certus Closure Solution 环境实现了设计收敛的自动化,并将整个设计收敛周期从数周缩短至一夜之间 —— 包括从签核优化到布线、静态时序分析(STA)和参数提取。该解决方案支持无限容量,胜任大型芯片设计项目,与目前其他方法和流程相比,最多可将生产力提高 10 倍。传统流程如下图的蓝色轮轴所示,每个迭代单一阶段的完整运行都需要 5 - 7 天,且迭代次数无法提前预知,甚至最多需要 30 次。简单计算一下,全芯片所有流程加起来可能需要耗时 3 个月之久。 上述流程会用到两个主要工具,分别是用于模块层次优化的 Tempus ECO,以及用于 SoC 层面静态时序分析的 Tempus STA。这里缺失了全芯片(或子系统)优化与签核。至于分区间功耗恢复等则只能忽略,因为实在没时间处理。Cadence Certus Closure Solution 将上述流程自动化,实现隔夜优化和签核收敛。在 Innovus 工作流程中,基于 Tempus 签核解决方案(STA 或 DSTA)及 Tempus ECO 的基础中,Certus Closure Solution 可以进一步发挥时序签核和 ECO 技术在广度和深度上的优势。 显而易见,我们是通过将所有任务大规模分布处理以及全流程自动化来达成这一目标的。下方图表列出了所有细节。作为大规模并行系统,管理器会负责控制所有任务,并将计算结果汇总以判定下一步该做什么。 此外,模块之间的功率恢复功能可以降低 10% - 15% 的功耗,全芯片最高降低 5%。这也就是文中之前提到的,人工流程的话根本没时间处理这个问题。总结一下,Certus 的核心优势包括:创新的可扩展架构:Cadence Certus Closure Solution 采用的分布式客户端管理器支持全自动化,分布式分层优化以及芯片层级的签核收敛。提高工程设计效率:它减少了在多个团队中进行多次冗长迭代的需要,缩短收敛时间SmartHub 界面:增强的 GUI 拥有更好的交互性和更详细的时序纠错,支持交叉验证以实现设计收敛的最后环节。增量签核:周转时间缩短 10 倍,支持对变更模块进行灵活恢复和替换,利用增量时序刷新缩短设计收敛时间。3D-IC 设计效率:与 Cadence Integrity 3D-IC 解决方案紧密集成,帮助用户收敛异构工艺中裸片间的时序路径。示例我们来看几个例子。示例1 6nm,22M 逻辑单元,11 小时(提升 10 倍)细节如上图示例2 16nm,140M 逻辑单元,13 小时(提升 8 倍)参考资料 来源:Cadence楷登

未登录
还没有评论
课程
培训
服务
行家
VIP会员 学习计划 福利任务
下载APP
联系我们
帮助与反馈