首页/文章/ 详情

Cadence 汪晓煜:数智赋能,汽车电子走向智能系统设计时代

9小时前浏览0


11 月 16 日至 18 日,由国家工信部、安徽省人民政府主办的 2022 世界集成电路大会(WCIC2022)在合肥隆重召开。在 17 日举行的 2022(第十七届)“中国芯”集成电路产业促进大会高峰论坛上,Cadence(楷登电子)副总裁、中国区总经理汪晓煜发表了题为《数智赋能,共创未来》的主旨演讲。


 

Cadence 副总裁、中国区总经理汪晓煜


数智时代的汽车电子进化


汪晓煜首先指出,随着千行百业以空前深度推进数字化、智能化转型,必然产生海量的数据,而挖掘大数据资源的过程,从存储、分析、计算、训练、学习,都需要半导体芯片提供支撑,“这些驱动力叠加在一起,形成了强大的推力,在推动整个半导体产业向前发展”。根据 IBS 预测,2027 年全球半导体产值有望较 2021 年增长一倍,增量空间巨大。


在汪晓煜看来,三大新兴应用领域将成为半导体产业维持高速增长的驱动力。


在 AR/VR 领域,“从去年开始已经慢慢看到了整个产业开始加速发展的迹象”,汪晓煜展望,如果电子光学、网络通讯、人机交互技术有进一步突破,方案日益成熟,AR/VR 甚至可以成为与 PC 和手机同等市场体量的产品形态,有望在未来 5-10 年持续推动半导体市场。

在 5G 领域,尽管当前智能手机市场遭遇短暂逆风,但 5G 加速渗透的趋势依然明朗,5G 手机的半导体芯片价值量较 4G 有大幅提高,随着 5G 手机销量增长,应用场景突破,同样将有力推动半导体市场增长。

而在汽车领域,据预测,全球电动汽车产量将从今年的 850 万台,增长至 2030 年的 4,100 万台,而在汽车智能化,网联化,电动化潮流推动下,半导体器件占单车价值量大幅提升,车用半导体市场规模也有望从今年的 491 亿美元,增长至 2030 年的 1,523 亿美元。


不过在供给端,车用半导体供应链瓶颈仍未完全缓解,这一方面表现为车规半导体器件的短缺,另一方面,高阶辅助驾驶、智能座舱等所需的定制化 SoC 芯片仍有空白尚待填补,这样的供需格局下,汽车半导体产业可以观察到三个关键趋势:

  • 越来越多整车企业与 Tier-1 供应商开始涉足 SoC 设计;

  • 传统半导体厂商纷纷加大汽车市场布局;

  • 初创企业正涌入自动驾驶平台、传感器赛道。


不过汽车电子对于新进入者存在明显的技术壁垒,汽车电子是一个复杂的系统工程(System of Systems),以汽车智能化为例,就需要集成 ADAS、ECU、车载以太网、信息娱乐等不同子系统。


汪晓煜提出,当前汽车电子业已形成四个边界清晰、定义明确的焦点技术领域,分别是自动驾驶、信息娱乐、功能安全、系统设计,对汽车半导体也带来不同的影响。


自动驾驶技术域,光学、微波、激光等多模态传感器数据融合、处理和实时决策对高性能计算(HPC)产品制程、架构升级的需求与日俱增;


信息娱乐技术域,不仅包括了需要承载驾驶辅助和娱乐交互的车内“大屏”,还需要考虑 5G 乃至未来 V2X 车路协同所需的车辆与外部连接性;


功能安全技术域,为满足 ISO26262 对车用电子产品全生命周期的可靠性要求,需要在器件设计阶段就匹配完善的设计工具、workflow 和 IP 解决方案;


系统设计技术域,亟需可以满足从芯片到电路板、组件、总成乃至整车的多集成级别、多物理场仿真和联合设计平台。


在汽车电子领域技术不断发展的同时,整车电子架构也正在发生从领域为中心向区域为中心的“范式”转变,演讲中,汪晓煜分享了可伸缩区域架构(Scalable Zonal Architecture)的概念。

在这一架构中,传统基于功能的子系统实现连接的解耦,不同子系统的传感器、执行器“就近”连接多功能区域控制器,可以实现极低的数据传输延时,不同区域节点之间再通过车辆以太网总线和智能网 关实现功能融合与系统备份,显而易见,这样的分布式架构具有良好的可扩展性,可通过软件定义灵活实现不同功能,并大幅降低了传统范式下系统复杂化带来的布线挑战和可靠性问题。


创新设计平台回应技术挑战


汪晓煜指出,新能源汽车“智能移动空间”的愿景要化为现实,不可避免将面临一系列挑战。

对于汽车电子而言,与消费电子最大的不同或许就是对功能安全与可靠性的极致追求,汪晓煜还提到,Cadence 基于多年技术与产业积累,已经推出了全新的 Midas 设计平台,为汽车模拟和数字芯片开发全流程提供基于 FMEDA 功能安全设计和验证的统一方案,帮助新进入这一领域的整车企业等类型厂商快速开发芯片产品。

在深入洞察汽车电子技术发展趋的基础上,Cadence 业已提供了一系列针对性汽车电子解决方案。

针对高阶辅助驾驶乃至自动驾驶领域 AI 加速渗透带来的高性能处理器需求,Cadence 可提供一系列 ADAS 所需的先进 SoC 处理、接口 IP 模块,均满足 ISO 26262 功能安全标准和 AEC-Q100 质量控制标准,并配套完善的 SDK 软件与开发工具链,可助力客户快速开发差异化的解决方案,有效缩短产品研发上市周期。



以代表性的 Tensilica 系列 IP 为例,可满足各类 ADAS 硬件加速平台需求,其 DSP 内核 Tensilica ConnX 针对微波、Lidar 传感器数据处理的不同性能需求设计,提供性能、功耗和面积理想组合;而 DSP 内核 Tensilica Vision 与 Tensilica AI 集成,则可轻松实现光学传感器数据处理。


针对信息娱乐领域智能座舱和车联网需求,Tensilica 系列 IP 同样可支持实现广泛的导航、娱乐、通信、显示、3D 仪表盘和 ADAS 功能,起到车载信息娱乐系统关键赋能者的角色,提升用户使用体验。

尤其是在语音应用上,Tensilica HiFi IP 功耗优势明显,拥有包括杜比在内极为广泛的音频应用合作伙伴生态,可支持超过 200 种编解码制式和软件增强包,业已成为该应用领域的“金标准”,已被全球车企广泛采用,出货量达数十亿颗。

针对功能安全领域覆盖产品全生命周期的可靠性要求,Cadence 的 Midas 功能安全平台融入以失效模式影响与诊断分析(FMEDA)驱动的设计验证实现流程,确保车规产品开发中能达到每个安全性目标的诊断覆盖率,从而有效度量数字、模拟半导体器件设计是否已符合相应的安全标准,在实施中,可自动化完成功能安全标准所需的冗余、纠错等设计要求。

针对系统设计中从 IP、芯片、电路板、电子电气架构、以太网络、总成、整车乃至云端的不同集成级别设计、仿真需求,可以通过 Cadence 提供的一站式设计平台得到解决。

汪晓煜还强调,面向系统设计正是基于 Cadence 对半导体产业发展趋势的洞察,随着半导体制程工艺不断逼近物理极限,异构乃至异质器件的系统集成,将是延续摩尔定律乃至“超越摩尔”的希望所在。

事实上,赋能端到端系统的智能系统设计(ISD),也正是这家老牌 EDA 厂商对自身所提出的全新定位,汪晓煜谈到,越来越多的半导体厂商“不只是做单纯的芯片开发,还会开发模块、模组、系统”,因此 Cadence 提出智能系统设计的战略,旨在将其芯片开发方面的 knowhow、算法结合人工智能技术,为系统设计领域带来革新。


为此,Cadence 近年来还积极展开外延并购,收购了多家计算流体力学(CFD)领域优质企业,并整合成新一代的流体仿真平台 Fidelity CFD,适用于透平机械、航空航天、汽车等行业的快速高精度计算,其价值被业内一众头部客户认可。汪晓煜透露,在对于空气动力学性能极其严苛的 F1 赛场,著名车队迈凯伦今年与 Cadence 达成长期合作,Cadence 将为其提供空气动力学设计仿真完整解决方案。

从器件、系统到云端,Cadence 正一如既往陪伴着半导体产业拥抱时代潮流,赋能普适智能、系统创新和卓越设计。


来源:Cadence楷登
SystemHPCFidelity电路半导体光学航空航天汽车电子新能源MIDASCadence控制人工智能电气
著作权归作者所有,欢迎分享,未经许可,不得转载
首次发布时间:2025-10-02
最近编辑:9小时前
Cadence楷登
签名征集中
获赞 0粉丝 86文章 395课程 0
点赞
收藏
作者推荐

3D-IC 设计之如何实现高效的系统级规划

本文作者:Guozhi XuCadence公司 DSG Product Validation Group Cadence Integrity 3D-IC 平台是业界首个全面的整体 3D-IC 设计规划、实现和分析平台,以全系统的视角,对芯片的性能、功耗和面积 (PPA) 进行系统驱动的优化,并对 3D-IC 应用的中介层、封装和印刷电路板进行协同设计。 近几年,随着摩尔定律的失效,集成电路的设计发展逐渐从传统的二维平面转向立体,人们获得了三维带来的诸多优势,比如:更短的引线、更低的功耗、更高的性能和带宽、更小的封装尺寸、以及更好的良率,但同时三维设计也带来了新的挑战:例如设计的聚合与管理、额外的系统级验证等。过去行业中的解决方案多借助于点工具搭建的流程,裸片和裸片、裸片和封装之间的设计缺少联系,无法进行早期的探索和获得反馈。为了使集成后的系统仍能满足设计要求,必须过度设计以留下余量,造成性能受限并且成本高昂。Cadence 在 2021 年推出的 Integrity™ 3D-IC 平台,正是为了应对这些挑战而设计。 Cadence Integrity™ 3D-IC 平台集成了 3D 设计规划与物理实现,能够支持系统级的早期和签核分析,全面完整地助力设计者实现由系统来驱动的 PPA 目标。 3D-IC的流程包括从系统级规划,到单个芯片物理实现,再到系统级分析和验证。今天我们主要介绍:Cadence Integrity™ 3D-IC 系统级规划1.系统级规划和优化2.系统连接性检查3.Integrity 3D-IC 与系统分析工具的融合1. 系统级规划和优化芯片的堆叠Feedthrough 的插入Bump 的规划与优化3D 图形界面在传统的 3D-IC 设计当中,系统级规划通常是通过人工规划来实现的。这使得系统级的更新需要比较长的迭代周期。Integrity 3D-IC 系统级规划工具可自动高效地实现芯片的堆叠、feedthrough 的插入、Bump 的规划和优化等功能。工具可以实时显示每个操作的结果,让用户对于设计的结果一目了然。与此同时,TCL 命令的引入让用户可以像使用数字后端工具一样,通过脚本来进行系统设计和定制自动化流程。这也是 Integrity 3D-IC 平台最为突出的特点之一。芯片的堆叠:在 Integrity 3D-IC 当中,用户可以在图形界面上或者 TCL 命令轻松地更改芯片的摆布和堆叠。Integrity 3D-IC 支持所有的堆叠方式,包括 Face-to-Face, Face-to-Back, Back-to-Back 和 Back-to-Face。堆叠方式更新的结果也能够实时显示在图形界面上。 Feedthrough 的插入:系统的输入输出通常存在于封装上,上层芯片输入输出信号有时候需要穿过下层芯片,而并不与下层芯片发生数据交换,这样的路径我们称为 feedthrough。比如在下图所示的系统中,bottom_die 当中的路径A起到了连接 top_die 和封装 PKG 的作用。这样的路径就是 feedthrough : 然而,feedthrough 路径可能并没有被 插入到下层芯片的逻辑网表当中。比如上图所示路径A,就可能直接由 PKG 的端口连接到 top_die 的端口。Integrity 3D-IC 提供了自动插入 feedthrough 的功能。在下图当中,我们列出了一些比较常见的 feedthrough 的插入: Bump 的规划与优化:Bump 的规划和芯片当中的功能模块密切相关。如果 Bump 距离功能模块的输入输出太远,会对时序产生不好的影响。Integrity 3D-IC 可以快速地完成基于芯片功能模块的 Bump 规划。用户可以分区域指定 Bump pattern(包括Bump cell,Bump pitch,stagger等),从而可以对不同的 power domain 或 IP block 区域创建不同的 Bump,如下图所示: Bump 规划完成之后,需要检查 Bump 之间的连接关系有没有交叉的部分。如果发生交叉,对后续的 Bump 绕线有比较大的影响。我们最好能够在系统级规划的阶段解决交叉的问题,避免绕线完成之后再进行迭代。Integrity 3D-IC 提供了一种自动解决连接交叉的方案:将比较关键的 Bump 端固定,对另一端进行自动优化。经过优化,达到 Bump 连接交叉比较少的状态,从而让后续 Bump 绕线变得更加容易。 3D图形界面:芯片设计进入三维之后,连接关系也从平面走向立体。Integrity 3D-IC 推出了三维图形界面,让 3D-IC 设计更加直观具体。 2. 系统连接性检查芯片间接口连接性实时自动检查系统连接关系图在 3D-IC 设计中,芯片间接口连接性是非常关键的,会直接影响最后的 LVS 核签。Integrity 3D-IC 提供了自动检查和手动检查两种方式。芯片间接口连接性实时自动检查:Integrity 3D-IC 提供了实时自动检查的功能,用来检查做完 Bump 规划和优化之后,Bump 的物理连接关系是不是和逻辑连接关系一致。这个检查是实时的,不需要通过LVS签核工具来进行迭代。如果有悬空的 Bump、Bump offset、不正确的 Bump 物理连接等问题都会被报出来。用户可以在早期解决这些问题,从而避免在物理实现做完之后才通过 LVS 核签工具发现这些问题,增加迭代的周期。这个检查有一点类似于 Innovus 当中的 connectivity check。 系统连接关系图:在系统连接性检查当中,用户如果想对某一条路径的连接性进行 debug,可以使用 Integrity 3D-IC 的系统连接关系图。这个图可以将特定路径的全部系统连接关系显示出来。用户可以基于结果进行调试。 3. Integrity 3D-IC与系统分析工具的融合 在做完系统级规划之后,我们希望能够直接进入物理实现工具做芯片物理实现,或者进入分析和验证工具做早期系统分析验证。Integrity 3D-IC 和 Cadence 的数字后端工具 Innovus、模拟版图工具 Virtuoso、封装设计工具 Allegro 工具等都实现了不同程度的集成。不同工具之间可以实现数据的无损交换和设计环境的自由切换。Integrity 3D-IC 也提供了和部分常用 Cadence 分析工具的接口,包括热分析工具 Celsius、功耗分析工具 Voltus、静态时序分析工具 Tempus、物理验证工具 Pegasus。工具提供了 Flow Manager 的图形界面,来方便用户方便地使用各种分析验证工具,而不受制于分析验证工具使用经验这部分内容我们后续会做具体详细的介绍,这里就不再赘述。至此,我们简单地介绍了 Integrity 3D-IC 系统级规划平台的特点,包括系统级规划和优化、系统连接性检查、Integrity 3D-IC 与其他工具的融合。希望 Integrity 3D-IC 能够方便越来越多工程师的系统设计,加速优秀的芯片产品落地,推动后摩尔时代的发展。来源:Cadence楷登

未登录
还没有评论
课程
培训
服务
行家
VIP会员 学习计划 福利任务
下载APP
联系我们
帮助与反馈