利用机器学习快速识别漏洞_System_电路_航空_汽车_电子_消费电子_芯片_UM_Cadence

利用机器学习快速识别漏洞

本文翻译转载于：Cadence blog

作者：ANIKA SUNDA

验证和调试占用了大量时间，并可以说是芯片开发中最具挑战性的环节。仿真器性能一直高居榜首，是验证过程中的关键组成部分。尽管如此，我们仍希望进一步突破仿真器速度的限制，实现最大的验证吞吐量和效率。

人工智能（AI）无处不在。机器学习（ML）及其推理能力有望彻底改变从驾驶汽车到制作早餐的一切。虽然机器学习不是万能灵药，但将其带入验证过程可以显著提高验证效率。

设计发现的所有漏洞中，仿真器找到的约占 70%。我们来谈谈每位设计与验证工程师今天面临的最大挑战：

1	任何时间发生任何 RTL 或代码更改时都需要运行回归，如果回归需要数百万个周期，将是很耗时的。
2	达到覆盖率收敛的时间。
3	难以发现一些场景中的漏洞。
4	调试/归类失败。

将智能引入回归计算，可以通过检查回归并识别输入激励与设计或功能覆盖之间的关系来解读需要关注的状态，从而提高验证效率。

机器学习 ML 增强的应用程序可以生成随机向量以更有效地触达上述状态。在确定需要关注的状态时，机器学习（ML）将覆盖率作为正在运行的功能行为的替代指标。除了提供激励分布诊断和根本原因分析，Xcelium ML 技术还有助于提高对一些参数的击中率。大家知道，长延迟漏洞的追踪非常耗时，任何能够将延迟从数百万个周期减少到几个或更少的方法都是非常优秀的。

那么，当你用五分之一的时间达到相同的覆盖率时，剩下的时间在做什么？答案很简单——你将花 80% 的时间在设计中寻找新的漏洞。这对验证工程师来说是个好消息，在流片前找到漏洞是验证的主要目的。

正如其在其他领域的应用，机器学习（ML）现在也开始为验证所用，并几乎影响到验证的方方面面——从静态到形式验证到仿真再到调试。Cadence 一直致力于将 AI/ML 应用于验证的最前沿。Xcelium ML App 可以帮助实现回归压缩且只执行有意义的仿真运行，找出隐藏的漏洞，并提高对罕见参数的覆盖率。如果你的环境对机器学习 ML 友好（也就是输入状态空间具有高度的随机化），验证效率甚至可以得到最高达 10 倍的提升。

来源：Cadence楷登

宣布与 SK 海力士速度最高的 9600Mbps LPDDR5T 移动 DRAM 可实现互操作性

完整的高性能存储控制器和 PHY 解决方案经过验证，可支持未来的新一代存储器。中国上海，2023 年 4 月 21 日——楷登电子（美国 Cadence 公司，NASDAQ：CDNS）近日宣布，其经过硅验证的 Cadence® LPDDR5X 存储器接口 IP 与 SK 海力士的 LPDDR5T（Turbo）移动 DRAM 可以在超过 LPDDR5X 标准的速度下实现交互。这是一次具有里程碑意义的事件，在此之前，Cadence 推出了首个 LPDDR5X 存储器接口 IP 设计，可在 8533Mbps 的速度下运行，而 SK 海力士也推出了首个 LPDDR5T 移动 DRAM 技术，可在 9600Mbps 的速度下运行。Cadence LPDDR5X IP 现已支持客户使用，该 IP 采用全新高性能、可扩展的自适应架构，并依托于 Cadence 久经验证且大获成功的 LPDDR5 和 GDDR6 产品线。此款完整的高性能存储控制器和 PHY 解决方案经过验证，可支持未来的新一代存储器。得益于 Cadence 领先的设计技术和灵活性，客户可以向系统引入新的存储器设计，在实现互操作性的同时拥有出色的系统裕度。”“SK 海力士的 LPDDR5 Turbo 移动 DRAM 开创了新的可能，不仅可用于智能手机，还可面向人工智能、机器学习和增强现实/虚拟现实应用，”SK 海力士 DRAM 产品规划副总裁 Sungsoo Ryu 说道，“证明该产品能与 Cadence 的存储器接口 IP 实现交互，意味着我们迈出了关键的一步，可以为锁定 9600Mbps 运行速度的客户提供支持。””“Cadence LPDDR5X 设计 IP 实现了最高性能的信号增强设计技术，”Cadence 公司副总裁兼 IP 事业部总经理 Sanjive Agarwala 表示，“结果证明，在与 SK 海力士的 9600Mbps 移动 DRAM 进行交互时，我们可以在获得最大张开程度数据眼图的同时预留足量的系统裕度。”LPDDR5X IP 支持 Cadence 的智能系统设计（Intelligent System Design™）战略，旨在以高性能、经过设计优化、同类最佳的技术实现 SoC 卓越设计。来源：Cadence楷登