推出开拓性的 Virtuoso Studio，以人工智能为助力，开启模拟和 RFIC 设计的未来_System

推出开拓性的 Virtuoso Studio，以人工智能为助力，开启模拟和 RFIC 设计的未来

内容提要

● 这是一个业界用于打造差异化定制芯片的领先平台，可借助生成式 AI 技术显著提升设计生产力

● Virtuoso Studio 与 Cadence 最前沿的技术和最新的底层架构集成，助力设计工程师在半导体和 3D-IC 设计方面取得新突破

● 依托 30 年来在全线工艺技术方面取得的行业领先地位，将大型设计的生产力提升 3 倍，助力塑造未来格局

中国上海，2023 年 4 月 20 日——楷登电子（美国 Cadence 公司，NASDAQ：CDNS）今日宣布推出新一代定制设计平台 Cadence^® Virtuoso^® Studio，以提供更好的设计体验，引领定制模拟设计的未来。Virtuoso Studio 采用全新的底层架构，以独特的方法来管理设计流程，可将当今大型设计的设计同步吞吐量提升 3 倍，助力客户满足激进的上市时间要求。

Virtuoso Studio 解决了客户在设计大型复杂项目时遇到的挑战，让他们可以分析和验证设计，确保在整个设计周期都符合设计意图。这个新平台可与其他 Cadence 解决方案集成，包括 Cadence Spectre^® Simulation Platform、Cadence Allegro^® PCB Design 和 Cadence Pegasus^™ Verification System，消除了不同设计领域之间存在已久的壁垒，还可有效加快设计收敛。

Virtuoso Studio 最近与 AWR^® Microwave Office^® 解决方案实现了集成，此外，用户可以在 Virtuoso Layout Suite 套件内直接调用 Pegasus 设计规则检查（DRC）和电路版图对比检查（LVS）功能。因此在创建 layout 时，可以进行高级毫米波设计和交互式签核质量分析。

另外，用户可以通过 Virtuoso Studio 访问 Spectre Simulation Platform，包括 Spectre X 仿真器和 Spectre FX 仿真器，分析大型模拟和混合信号设计。

新推出的 Virtuoso Studio 平台延续了 Cadence 一贯的出色使用体验，并致力于通过以下优势来解决日益增长的设计复杂性挑战：

经过验证解决方案

Virtuoso Studio 提供性能可靠且经过验证的解决方案，为业界领先的公司和代工厂提供 Cadence 30 年来始终如一的品质，帮助他们完成模拟、RFIC 和混合信号设计。

提高生产力

设计团队可以利用全面的平面和基于 FinFET 的版图自动化技术以及新的布线解决方案，提升工程设计生产力。

云就绪

Virtuoso Studio 提供大规模可扩展的云就绪解决方案，可轻松将数百个仿真扩展至数千个。可以针对客户首选的云供应商进行优化，也支持私有云部署。

生成式 AI 助力设计迁移

该解决方案得到了晶圆代工厂的支持，可轻松完成原理图和 layout 工艺迁移。Virtuoso ADE Suite 内的工具可在迁移后快速让设计找回重心，并进行设计验证，确保客户在紧张的工期下顺利将产品推向市场。客户可以利用 AI 工具，使用现有 IP，也可将其进行转换，用于未来的新一代设计。

3D-IC 集成

Virtuoso Studio 允许对先进节点、模拟/射频封装/模块和光电系统的 2.5D 和 3D 设计进行异构集成。

Virtuoso Studio 走在行业前沿，革新了传统的定制设计工具，助力客户及时、准确地完成设计。新增的 Design Space Optimization 功能让客户可以利用 AI 算法探索彼此冲突的规格参数，在设计流程迁移后维持设计重心。

Virtuoso Studio 的代码和算法经过优化，加快了 layout 和原理图工具的交互式编辑，而多线程技术则可以并行加速渲染、连接关系提取和设计规则检查。此外，Cadence Spectre FMC Analysis 集成在 Virtuoso Studio 平台内，提供完整的基于机器学习（ML）的蒙特卡洛变化解决方案，与原始的蒙特卡洛分析相比，对验证 3 到 6 西格玛成品率提供数量级的速度提升。

“

“Cadence 持续致力于为客户提供更全面的集成式工具和解决方案，帮助他们更轻松地设计和验证新兴异构系统，”Cadence 公司高级副总裁兼定制 IC 和 PCB 事业部总经理 Tom Beckley 表示，“Virtuoso Studio 为模拟、混合信号、射频和光电设计设定了新的行业标准。客户可以通过各种改进后的功能来应对最新的设计挑战，并获得 Virtuoso 始终如一的出色使用体验。”

Virtuoso Studio 支持 Cadence 的智能系统设计（Intelligent System Design^™）战略，旨在实现系统级芯片 SoC 的卓越设计。

来源：Cadence楷登

定制设计迁移流程加快台积电 N3E 和 N2 工艺技术的采用速度

内容提要：● Cadence Virtuoso Design Platform 助力 IC 设计自动迁移到台积电的最新工艺技术● 新的生成式设计技术可将设计迁移时间缩短 2.5 倍● 相应的 PDK 支持节点到节点设计和版图的轻松迁移中国上海，2023 年 4 月 28 日——楷登电子（美国 Cadence 公司，NASDAQ：CDNS）近日宣布推出基于 Cadence® Virtuoso® Design Platform 的节点到节点设计迁移流程，能兼容所有的台积电先进节点，包括最新的 N3E 和 N2 工艺技术。这一新的生成式设计迁移流程由 Cadence 和台积电共同开发，旨在实现定制和模拟 IC 设计在台积电工艺技术之间的自动迁移。与人工迁移相比，已使用该流程的客户成功地将迁移时间缩短了 2.5 倍。Virtuoso Design Platform 可自动将原理图单元、参数、引脚和连线从一个台积电工艺节点迁移到另一个工艺节点。之后，Virtuoso ADE Product Suite 的仿真和电路优化环境对新原理图进行调整和优化，确保设计达到所有要求的规格和测量结果。得益于采用模板的 Virtuoso Layout Suite 生成式设计技术、Virtuoso Design Platform 的台积电模拟映射和布线技术，Cadence 和台积电的客户可以自动识别和提取现有版图中的器件组，并将其应用于新版图中的相似组。 “ “随着应用需求的增长，许多客户希望将传统的集成电路设计迁移到我们更先进的节点，例如 N3E 和 N2，以充分利用台积电最新技术的更高性能和更低功耗，”台积电设计基础设施管理部负责人 Dan Kochpatcharin 表示，“我们与 Cadence 持续合作，对 PDK 和方法进行改进，简化和加快了设计迁移过程，最终缩短上市时间。” “ “通过与台积电的最新合作，双方的共同客户可以受益于我们的先进技术，使定制/模拟设计迁移变得更简单、更省时，”Cadence 公司高级副总裁兼定制 IC、IC 封装、PCB 和系统分析事业部总经理 Tom Beckley 说道，“Virtuoso Design Platform 的节点到节点生成式设计迁移技术可以将复杂的集成电路设计在节点之间的迁移用时缩短数周，这在竞争激烈的芯片设计市场中至关重要。”Cadence Virtuoso Design Platform 支持 Cadence 智能系统设计（Intelligent System Design™）战略，助力实现系统级芯片（SoC）的卓越设计。来源：Cadence楷登