首页/文章/ 详情

Cadence:以 AI 技术驱动数字验证的变革

1月前浏览94

2023 年 6 月 2 日—3 日,Cadence 受邀出席了第七届集微半导体峰会。在首日举办的 EDA IP 工业软件峰会中,Cadence 高级 AE 经理王正算作为代表向与会嘉宾介绍了 Cadence 在面对 SoC 设计验证挑战下的应对之法。

随着 SoC 设计的发展,如何在有限的时间内尽可能发现更多的 bug 和实现更多的溯源分析,让项目各方面的投资都做到物尽其用,这是验证工作所面临的新挑战。

   

Cadence 高级 AE 经理

王正算

王正算指出,当前的 SoC 设计验证挑战主要来自几个方面。首先,SoC 包含了数百个 IP,结构非常复杂;其次,每个 IP 又在处于不停的变化、演进中;第三,SoC 级别的测试每周都会出现多个失败案例;最后,确定故障的根本原因需要数十名工程师和数周的时间。

面对这些挑战,Cadence 推出了以 AI 技术驱动的 Verisium 平台,通过大数据和 JedAI 平台来优化验证负荷、提高覆盖率并加速 bug 溯源。

Verisium 平台包括了三大板块,最基础的是 Verisium Manager,其将 Cadence 在 IP 和 SoC 级全流程验证管理解决方案,包括验证规划、工作调度和多引擎覆盖率,统统整合到 Cadence JedAI 平台中,同时还扩展出新的旨在提高计算服务集群效率的 AI-Driven 测试集优化技术。并且,其可以与 Cadence 现有的五大验证工具(包括 Jasper、Palladium)等完美融合。

 

中间部分是 SemanticDiff、PinDown、WaveMiner 和 AutoTriage,为负责具体功能的 4 大智能 APP。

最顶端的则是 Debug,提供从 IP 到 SoC,从单运行(single-run)到多运行(Multi-run)的整体调试解决方案。支持波形、电路图、驱动跟踪和 SmartLog 技术上的快速、完整的互动式和后处理式调试流程。Debug 可与 JedAI 平台及其它 Verisium 应用程序原生集成,支持同时自动比较通过和失败的测试用例,来实现 AI 驱动的溯源分析。

王正算表示,AutoTriage 等 4 大 APP 可以单独使用,也可以配合一起在整个流程中使用。

他详细介绍了这 4 大 APP 的功能。首先是 AutoTriage,其可以使用机器学习的方法自动化进行故障分析和分类,识别任何与运行属性相关的模式,使预测准确率达到 95% 以上。

接下来是 PinDown,其可以预测每个设计修订的风险级别。通过与 JedAI 平台及业界标准修订管理系统进行集成,PinDown 建立源代码变更、测试报告和日志文件的机器学习模型,预测哪些源代码签入最有可能引起故障的发生。

SemanticDiff 则可以识别并对比两个 RTL 版本之间的变化,并进行排名。其通过算法对 IP 或 SoC 的多版源码变更进行比较及分类,并依据其对系统行为的干扰程度进行排序,来帮助定位潜在 bug 热点的解决方案。

最后是 WaveMiner,其应用强大的人工智能引擎分析来自多次运行的波形,并确定在哪些时间点上,哪些信号最有可能代表测试失败的根本原因。

王正算表示,Verisium 平台可汇集所有波形、覆盖率、报告和日志文件等验证数据,以此为基础来建立机器学习模型和发掘更多特定指标,进而将其应用于全新系列工具上,从而极大地提高验证工作效率。

面对愈发复杂的 SoC 所带来的设计验证挑战,Cadence 将 AI 注入 EDA 工具,能够帮助用户极大程度地提高验证工作效率,缩短验证时间。

来源:Cadence楷登
System电路半导体航空汽车电子UG消费电子芯片UMCadence人工智能
著作权归作者所有,欢迎分享,未经许可,不得转载
首次发布时间:2025-10-04
最近编辑:1月前
Cadence楷登
签名征集中
获赞 2粉丝 110文章 635课程 0
点赞
收藏
作者推荐

Cadence Virtuoso Studio流程获得Samsung Foundry认证

内容提要1轻松实现节点到节点的设计和 layout 迁移2将定制/模拟设计迁移速度提升 2 倍3Cadence Virtuoso Studio 针对所有 Samsung Foundry 先进节点经过优化中国上海, 2023 年 7 月 4 日——楷登电子(美国 Cadence 公司,NASDAQ:CDNS)近日宣布,搭载最新生成式 AI 技术的 Cadence® Virtuoso® Studio 现已支持经过认证的节点到节点设计迁移流程。该流程与 Samsung Foundry 的先进节点兼容。Cadence 和 Samsung 共同开发了这个新的生成式设计迁移流程,可简化和自动化迁移过程,为双方的共同用户实现高达 2 倍的生产力提升,帮助他们更快将产品推向市场。Virtuoso Schematic Editor 是 Virtuoso Studio 的一部分,可以自动将源原理图的实例、参数、引脚和连线从一种工艺技术映射到另一种工艺技术。使用 Virtuoso ADE 仿真环境和基于 AI 的电路优化技术,可对映射的原理图进行优化和验证,确保更新后的原理图能够满足所有必要的设计规范。Virtuoso Layout Suite 是 Virtuoso Studio 的一部分,它支持在既定的工艺技术上重复使用现有的 layout,通过自定义布局和自动化布线,在新的工艺技术上快速重建迁移后的 layout。该套件可自动识别和提取现有 layout 中的器件组,并将其迁移到新模板中。在目标 layout 中,对应的器件布局和布线方式与原来相似,无需花费几周的时间手动重新创建 layout,同时也利用了新目标工艺的尺寸缩减优势。“设计人员的工期越来越短,因此找到创造性的方法来提高效率成为当务之急,”Samsung Electronics 代工厂设计技术团队副总裁 Sangyun Kim 说,“我们与 Cadence 持续合作,让客户可以同时使用 Cadence Virtuoso Studio 流程和 Samsung 先进节点技术加快节点到节点的迁移。”“通过此次与 Samsung 的最新合作,双方的共同客户可以使用我们搭载生成式 AI 技术的新版 Virtuoso Studio,利用自动化功能简单快速地从一种制程技术迁移到另一种,”Cadence 公司高级副总裁兼定制 IC 和 PCB 事业部总经理 Tom Beckley 说,“Samsung 的先进工艺技术和 Cadence 流程双剑合璧,助力设计人员提高生产力,更快地将高质量的设计推向市场。”Cadence Virtuoso Studio 支持 Cadence 智能系统设计(Intelligent System Design™)战略,助力实现系统级芯片(SoC)的卓越设计。 来源:Cadence楷登

未登录
还没有评论
课程
培训
服务
行家
VIP会员 学习计划 福利任务
下载APP
联系我们
帮助与反馈