首页/文章/ 详情

Cadence 与 Samsung Foundry 达成多年期协议以扩展其设计 IP 产品组合

1天前浏览4
  

高级存储器接口 IP 解决方案扩展到 SF3 并支持具有丰富接口协议的完整 SF5A 设计 IP 组合

中国上海,2023 年 6 月 16 日——楷登电子(美国 Cadence 公司,NASDAQ:CDNS)近日宣布与 Samsung Foundry 签订一份多年期协议,扩大 Cadence 设计 IP 产品组合在 Samsung Foundry SF5A 制程技术上的支持范围。SF5A 属于最新的 5nm 制程,面向汽车应用。Cadence 是 Samsung Advanced Foundry Ecosystem(SAFE进代工厂生态系统的合作伙伴。通过此协议,双方公司的共同客户可以使用完整的 Cadence 设计 IP 解决方案,包括 112/56/25/10G PHY/MAC、PCI Express®PCIe®)6.0/5.0/4.0/3.1 PHY/控制器、Universal Chiplet Interconnect ExpressUCIe)PHY/控制器、USB3.x PHY/控制器和完整的 PHY 以及 GDDR6 与 DDR5/4 控制器产品。

该协议内容还包括在 Samsung Foundry 的先进 SF3 制程上支持最新的 DDR5 8400+ 和 GDDR7 解决方案,提供一种面向未来的迁移方法,帮助领先客户找到高性能、高带宽存储器接口解决方案,用于设计生成式人工智能/机器学习、超大规模和高性能计算(HPC)应用。Cadence® 设计 IP 解决方案可提供最佳功耗、性能和面积(PPA)结果,带有丰富多样的功能集,助力大规模 SoC 设计实现独特、多样的创新功能,提高产品的差异化优势。此外,Cadence 通过集成 PHY 和控制器 IP 提供完整的子系统,以简化集成过程,最大程度降低设计风险,有助于尽快将产品推向市场。

“多年来,Cadence 和 Samsung 一直在 Samsung EDA 和 IP 生态系统赋能方面开展密切合作。通过这份新签订的多年期 IP 扩展计划,我们将进一步强化共同承诺,支持双方的共同客户在 SF5A 制程上使用完整的设计 IP 产品组合,以及在 SF3 制程上使用领先的 DDR5 8400+ 和 GDDR7/6 解决方案。”Samsung Foundry 执行副总裁兼 IP 生态系统主管 Jongshin Shin 说道。

“Cadence 致力于不断扩大我们 IP 产品组合的支持范围,帮助客户满足不断变化的设计需求,”Cadence IP 部门产品营销副总裁 Rishi Chugh 表示,“通过此次与 Samsung 的合作,我们可以提供多元化的高性能 IP,以达到出色的 PPA 结果,满足高性能计算、人工智能/机器学习、网络、存储和汽车应用的严苛要求。开发出适用于 SF3 制程的最新 GDDR7 IP,有力地证明了我们在市场上的领导地位。”

我们目前正在积极开展针对上述 IP 内核的客户活动。如需了解关于 Cadence 设计 IP 解决方案的更多信息,请访问:

来源:Cadence楷登
SystemHPC电路航空汽车电子UG消费电子芯片Cadence控制工厂人工智能
著作权归作者所有,欢迎分享,未经许可,不得转载
首次发布时间:2025-10-04
最近编辑:1天前
Cadence楷登
签名征集中
获赞 1粉丝 86文章 466课程 0
点赞
收藏
作者推荐

扩大了与Samsung Foundry的合作,依托Integrity 3D-IC平台提供参考流程

❖ 双方利用 Cadence 的 Integrity 3D-IC 平台,优化多晶粒规划和实现,该平台是业界唯一一个整合了系统规划、封装和系统级分析的平台。❖ Integrity 3D-IC 平台支持 Samsung 新的 3D CODE 标准,助力设计人员创建多种先进的封装技术。❖ Cadence 和 Samsung 的技术为客户提供全面、定制化的解决方案。适用于能够缩短 3D-IC 设计整体耗时的各种配置,比如开发 5G、AI、超大规模、物联网和移动应用的 3D-IC 设计。中国上海, 2023 年 7 月 6 日——楷登电子(美国 Cadence 公司,NASDAQ:CDNS)近日宣布,扩大与 Samsung Foundry 的合作,共同致力于加速 3D-IC 设计开发流程,如下一代的超大规模计算、5G、AI、物联网和移动设备。此次最新合作推进了多晶粒设计规划和实现,推出了基于 Cadence® Integrity™ 3D-IC 平台提供的最新参考流程和对应的封装设计包。该平台是业界唯一一个将系统规划、封装和系统级分析集于一身的统一平台。此外,Integrity 3D-IC 平台还支持 Samsung 新的 3D CODE 标准,后者是一种新的系统描述语言,简化了在一个统一的环境中定义和交互操作时创建设计和分析设计的流程。在开发先进的多晶片封装设计时,工程师可能会面临诸多挑战,如设计分析,流程过于复杂、配置步骤繁琐,以及系统级的热和电源完整性问题,这些都会延长设计周转时间。为了应对这些挑战,一个全面、统一的解决方案应运而生。该解决方案包含参考流程、封装设计工具包和 Samsung 3D CODE 标准,简化了多裸片设计和实现过程,提高生产力,缩短设计周转时间。基于 Integrity 3D-IC 平台的参考流程提供了各种关键能力,包括早期的电力输送网络(PDN)分析、热和系统级的电路布局验证(LVS)以及设计规则检查(DRC)。该流程还整合了 Cadence Allegro® X 封装技术以及多物理场系统级分析工具 Celsius™ Thermal Solver 和 Clarity™ 3D Solver,进一步将生产力提升到新的高度。“致力于打造高性能设计的客户希望利用先进封装技术提供的优势,如更低的功耗、更低的良率成本和激发系统性能,”Samsung Electronics 代工厂设计技术团队副总裁 Sangyun Kim 说,“引入我们的 3D CODE 技术和 Cadence 全面的新流程之后,双方能向共同客户提供为实现多晶粒规划和实现目标所必需的下一代多晶粒芯片架构,帮助他们更快地将高质量的产品推向市场。”“通过与 Samsung Foundry 的持续合作,我们正在帮助客户利用我们的多晶粒设计平台获得竞争优势,”Cadence 数字与签核事业部副总裁 Vivek Mishra 表示,“基于 Cadence Integrity 3D-IC 平台的参考流程与 Samsung 的最新技术,为客户提供了一个统一的设计环境,简化了创建复杂 3D-IC 设计的工作流程,并缩短了多晶粒规划和实现的周转时间。”Cadence Integrity 3D-IC 平台支持 Cadence 的智能系统设计(Intelligent System Design™)战略,旨在实现 SoC 卓越设计。来源:Cadence楷登

未登录
还没有评论
课程
培训
服务
行家
VIP会员 学习计划 福利任务
下载APP
联系我们
帮助与反馈