首页/文章/ 详情

利用人工智能优化调试效率和验证吞吐量

2天前浏览31
本文翻译转载于:Cadence blog
作者:Vinod Khera

半导体对各行各业都有着潜移默化的影响,其重要性不言而喻。现如今半导体已彻底改变了我们的业务形态,无论是汽车行业,还是物联网、通信和高性能计算等等。然而随着对高性能和即时满足需求的增加,SoC 的复杂性也相应提高。随着数以百计的 IP 被集成到 SoC 中,漏洞变得越来越常见,修复也变得愈加困难。SoC 级的验证过程所需的时间不断增加,从而造成了流片计划的延迟。伴随着几何尺寸的减少及门数的增加,要在有限的预算和规定时间内检测漏洞变得越来越困难。

SoC 设计工程师往往需要花费超过 70% 的时间用于验证,而检测单个漏洞平均需要 16-20 个工程时。让我们试想一下,一个设计中如果有 1000 个漏洞,那将造成多大的影响!

 

是时候采取行动,简化 SoC 设计流程,节省宝贵的资源以确保项目及时完成了。只要通过实现自动化部署、新的工具和基于人工智能的方法就可以显著提高生产力和验证吞吐量。利用基于人工智能的方法,SoC 设计和验证工程师可以更快地检测错误,缩短验证时间,并在多个引擎和运行中优化性能。带有人工智能的 EDA 工具更是可以帮助芯片制造公司更快、更高效地实现目标。SoC 设计和验证中的人工智能不再是天方夜谭而是必需品,我们将通过它极大地提高产品质量,同时帮助减少开发时间和成本。

Cadence 正在通过使用 Verisium(人工智能驱动的验证平台)彻底改变芯片验证。该平台能利用大数据提高整体验证吞吐量,特别是在调试方面。Verisium 建立在 Cadence Joint Enterprise Data and AI(JedAI)Platform 上,可以汇总包括波形覆盖、源代码、日志文件等在内的验证数据。

 

Verisium platform 在日志文件、RTL 和测试平台迭代、版本控制和波形上使用人工智能来加速和辅助调试,从而将手工工作量减少多达 32 倍。Verisium Debug platform 还提供了一种名为 VWDB 的新的波形格式,速度较以往的格式有极大幅度的提升。提高整体验证吞吐量的关键是清楚所有数据的位置,进而对其进行利用、控制并管理。Verisium 可加快对设计错误根本原因的分析,提高覆盖范围,并优化复杂 SoC 的验证计算服务器资源。

 

Cadence 专注于持续创新,利用 Verisium AI-Driven Verification Platform(人工智能驱动的验证平台 Verisium)提供了一系列包括引擎、验证 IP 和 Verisium 在内的工具。通过借助 Auto Triage、Semantic Diff、Pin Down 和 Wave Miner 等应用程序,Verisium 可以加速并协助调试,减少工程师在故障分类和调试上的时间。因此使用 Verisium 平台的 SoC 调试可将生产力和整体验证吞吐量提高 10 倍。


Verisium 如何提高

调试效率和验证吞吐量?

Verisium Debug 工具是一款高级的调试工具,旨在帮助设计工程师、集成商和验证工程师探索、分析和调试复杂的设计和测试平台,而无需考虑它们的规模、语言或来源。该工具提供了几种主要模式,如探索模式(仿真前)、后处理模式(仿真后)和交互模式(仿真中)。在这些模式中,用户可以执行如下各种任务:

● 控制仿真器执行步骤并执行交互性调试

● 记录仿真结果后执行后处理调试

● 对 Palladium 仿真结果执行调试并支持按需信号扩展

● 调查仿真进入特定状态的可能原因

● 过滤测试环境的全部报文

● 在 UPF 环境下调试功耗内容


Verisium Debug 工具的优势

使用 Verisium 对复杂设计和测试平台调试比传统工具更快、更高效。Verisium Debug 工具的部分主要优势包括:

1

可扩展性

2

可操纵性

3

SmartLog 有助于定位产生报文的层次目标,并向波形发送信息

4

驱动追踪——很多 Verisium Debug 窗口中的直接访问箭头图标允许您调用驱动追踪

5

连接性分析显示原始被追踪信号和该信号驱动信号之间线路连接,并允许对追踪路径进行导航

6

根本原因分析(RCA)有助于诊断故障的根本原因

Verisium Manager 是一个真正卓越的工具,它为验证规划、故障分类、覆盖收敛和回归管理提供了一系列可靠的功能。它的特点在于具有能联合企业数据和人工智能(JedAI)数据以及分析平台的强大能力。这种集成方式将对验证过程进行无以伦比的优化,使其成为寻求简化操作和最大限度提升生产力的芯片制造商的宝贵工具。凭借其集成的回归管理功能,Verisium Manager 允许跨多个站点的覆盖收敛,为不同规模的企业提供全面、可靠、有效且高效的解决方案。其强大的 API 集、企业级的可扩展性和性能,使其能够无缝连接验证流程中的所有引擎,包括模拟、形式化、仿真和原型平台,为您提供全面的验证解决方案,并可以通过定制和优化实现最大的验证吞吐量。但真正使 Verisium Manager 如此与众不同的原因在于它能够应用 AI 和机器学习显著提高调试和回归吞吐量的生产力。通过直接与智能 Verisium Apps 集成,该工具可以帮助您在验证过程中取得突破性成果,让您在竞争中保持领先地位并实现业务目标。简而言之,如果您希望验证流程提升到一个新的水平,那么 Verisium Manager 就是您需要的终极验证管理工具。


Verisium 应用

Verisium Platform 和相关应用程序在提高调试效率和提高验证周期上发挥核心作用。这些应用包括:


Verisium AutoTriage


对存在相同错误而导致失败的测试进行自动分组。


Verisium SemanticDiff


通过识别故障原因来减少调试时间,并实现效率的显著提高。


Verisium WaveMiner


帮助验证工程师在正确与错误测试中更方便地比较并找到错误点。波形格式完美适合现代验证需求,并将仿真波形生成速度提高了 2 倍。


Verisum PinDown


在编辑工具上固定某个标签,并分析仿真日志和代码签入之间的关系。



 

来源:Cadence楷登
System电路半导体航空汽车电子UG消费电子芯片UMCadence控制人工智能
著作权归作者所有,欢迎分享,未经许可,不得转载
首次发布时间:2025-10-26
最近编辑:2天前
Cadence楷登
签名征集中
获赞 1粉丝 106文章 630课程 0
点赞
收藏
作者推荐

Virtuoso Studio:Device-Level 自动布局布线已成现实!

本文翻译转载于:Cadence blog 作者:Sravasti Nair 基于 Cadence 30 年的行业知识和领先地位,全新人工智能定制设计解决方案 Virtuoso Studio 采用了多项创新功能和新的基础架构,实现无与伦比的生产力,以及超越经典设计界限的全新集成水平。在本文中,您将了解优异的模拟设计工具如何变得更好,并助您解决挑战性的设计问题。半导体产业正在快速发展,对模拟/混合信号设计的需求也在迅速增加。然而,由于需要创建既符合设计规则又符合设计意图的布局,设计流程的周转时间很长。模拟布局创建基本需要依靠纯人力,因为其很难针对用户意图实现自动化以满足设计约束。此外,分组和匹配这些重要需求也非常耗时且难以实现,对先进工艺节点的追求迫使用户需要从可制造性和可靠性的角度考虑许多复杂的要求。Virtuoso Studio 中的定制化自动布局布线(APR)解决方案能从整体上看待这些问题,为解决上述瓶颈提供了自动化的解决方案。应对先进工艺技术除了复杂情形的设计规则外,先进节点还对模拟电路的传统设计方法增加了额外限制。虽然模拟电路通常需要广泛的器件尺寸以实现精度和性能,但由于密度和制造原因,现在的版图布局需要更加均匀性。由于功能性密度的增加和器件的统一化,器件分组与阵列也变得更加复杂,满足用户对布局布线的预期也更具挑战。因此,我们需要新的工具和方法,来自动实现这些节点上模拟版图的布局:处理工艺的复杂性和 LDE 效应,确保一致性,保留设计意图,并允许用户轻松和重复创建同类布局,且无需冗长的学习时间。简介:Virtuoso Studio Device-Level 自动布局布线(APR)解决方案识别基于网格基础架构的结构化布局方法,是处理工艺复杂性的关键。利用 Virtuoso Studio 可以将先进工艺节点的挑战转化为机会,反过来有助于从自动化的角度弥合定制和数字设计解决方案之间的间隙。通过一个基于器件尺寸和工艺规则且支持不同宽度和间距网格的系统,为自动布局、填充和布线引擎生成复杂的 DRCs 规则,同时遵守拓扑约束以及设计和电气意图。Virtuoso Studio 中的 Device APR 解决方案与全新的 Stdcell APR 解决方案互补,该解决方案将数字引擎无缝集成到 Virtuoso Studio 中。在这些节点中,自动化模拟解决方案与数字解决方案没有太大区别,用户可以在 Virtuoso Studio 各项功能间无缝切换。 Virtuoso Studio Device APR 从功能性维度提供了这一领域最全面的解决方案,涵盖了布局设计流程的各个方面,并实现了增强和自动化。具体包括:1自动化节点和设计相关设置开箱即用的解决方案2根据模拟设计要求和用户意图自动分组和创建约束3布局图驱动的群组自动重塑,保留用户意图4自动生成布局布线网格,并将设计中的非统一器件考虑在内5基于网格的分组和约束驱动的自动布局,包括填充和隔离插入6自动生成基于网格的电源输送网络7具备高性能和 QoR,基于网格的约束驱动自动布线8支持特殊布线拓扑以实现电气正确性9允许用户通过辅助编辑进行干预,帮助设计师实现更优的模拟布局质量10通过统一的基于任务的 GUI 改善和简化用户体验11完整的布线环境,采用类似电子表格的界面,管理和检查所有布线约束、计划、运行和分析布线 总结 Virtuoso Studio 的 Device Level 自动化布线布局解决方案是模拟布局设计的转折点。该解决方案可以逐步引导工程师完成对各项功能的探索,最终实现完整的自动化布局。为了易于使用,此用户界面经过专门设计,为布局和电路设计师创造最佳体验,而自动化引擎也能支持先进工艺节点的大量器件。凭借诸如智能器件分组、精确的器件模态控制、分组和匹配驱动的自动布局、自动填充和隔离、自动生成电网以及自动布线控制以满足电气需求等功能,Virtuoso Studio 器件级 APR 为模拟布局设计提供了最全面的自动化解决方案。模拟布局自动化的未来已至,Virtuoso Studio 则是通往它的途径。 来源:Cadence楷登

未登录
还没有评论
课程
培训
服务
行家
VIP会员 学习计划 福利任务
下载APP
联系我们
帮助与反馈