首页/文章/ 详情

技术博客 I 如何通过 Place Replicate 模块重复使用引线键合信息

26天前浏览30
大多数封装设计都有引线键合,在设计中重复使用其他类似裸片的引线键合信息,可显著提高效率并缩短周转时间。从17.4版本开始,Allegro Package Designer Plus 提供Place replicate 命令,用于在相同或其他设计中复 制和重复使用模块。可将带有引线键合信息的模块复 制到设计中的类似裸片上。


本文将讨论如何使用 Place replicate 命令在设计中重复使用引线键合。




在刚刚发布的 Allegro 23.1 最新版本中

Allegro Package Designer Plus 更名为


Allegro X Advanced Package Designer

(Allegro X APD)

     


下文开始,我们将使用新名称~




1

使用 Place Replicate Create 

创建种子电路


复 制引线键合的第一步是创建种子电路或模块,其中包括带有引线键合信息的裸片。种子电路保存为模块 (.mdd) 文件后,可应用于任何设计中的类似裸片。Place replicate create 命令用于创建模块,仅在 Placement Edit 应用模式下可用。


可以通过以下步骤创建模块:


  1. 切换到 Placement Edit 应用模式。

  2. 右键单击裸片,从弹出菜单中选择 Place replicate create 命令。

  3. 选择引线键合和引线路径,并从弹出菜单中选择 Done,完成选择。

  4. 单击画布,选择模块的原点。

  5. 保存创建的模块。在本文使用的设计示例中,模块被保存为 SEED。


选中的裸片和引线键合现在是模块的一部分。该模块作为种子电路,用于复 制 设计中其他类似裸片的引线键合。在保存使用 Place replicate create 命令创建的模块时,默认为锁定状态,防止意外编辑。


 


2

复 制引线键合到类似裸片


Place replicate apply 命令用于将引线键合应用到设计中的其他类似裸片。该命令使用先前创建的模块并将其复 制到设计中。具体步骤如下:


  1. 在设计中选择类似的裸片,然后单击右键选择 Place replicate apply。

  2. 子菜单显示模块名称和选项,可从数据库或库中浏览模块。

  3. 从子菜单中选择模块。


 


弹出 Place Replicate Component Swap Interface 对话框。


 


  1. 选中 Hide Form 复选框,然后单击 OK。所选模块会附加到光标上。

  2. 单击将模块放入设计画布。所有选中的裸片都将被带有引线键合的模块所替换。


使用 Place replicate apply 命令,可以为所有选定的裸片复 制引线键合。此过程有助于节省大量时间,并避免导入引线键合时可能出现的错误。


 


3

编辑和更新设计


编辑和更新模块设计的步骤非常简单。首先,右键单击模块,从弹出菜单中选择 Unlock 命令,解锁 SEED 电路。


 


编辑 SEED 电路的引线键合。如下图所示,SEED 电路的引线键合被移到了不同的位置。


 


在 SEED 电路上运行 Place replicate update 命令,只需点击一下,即可更新其他复 制的电路。


 


以上就是 Place replicate 命令操作演示的全部步骤, 这一系列命令简单实用,可将引线键合复 制到其他裸片上,助力高效设计。



来源:Cadence楷登
System电路Cadence
著作权归作者所有,欢迎分享,未经许可,不得转载
首次发布时间:2025-10-26
最近编辑:26天前
Cadence楷登
签名征集中
获赞 2粉丝 110文章 634课程 0
点赞
收藏
作者推荐

技术博客 I 如何在高速信号中降低符号间干扰

本文要点即使进行了完美的阻抗匹配,所有传输线也都会存在某些信号完整性问题。由于损耗、色散和寄生组件而经常出现的一个问题是符号间干扰。这种信号完整性问题会导致比特流中的错误,但谨慎的通道设计和驱动器/接收器选择可以有效减少错误。可能影响 PCB 信号完整性的问题列表很长,但在高速通道中 特别应该诊断的一种问题是:符号间干扰。这种特定的信号完整性问题涉及比特流中信号之间的干扰,就像其名称所示。那么,是什么导致了这种信号完整性问题?如何减少符号间干扰?这个问题通常在电信环境中讨论,但是在 PCB 中也会出现类似的效应。虽然我们永远无法完全从 PCB 中消除信号完整性问题(包括符号间干扰),但可能可以将符号间干扰减少到在典型测量中不会被注意到的程度。本文将讨论如何在高速通道中减少符号间干扰。1什么导致符号间干扰?符号间干扰是与数位比特流或用于信号标准(如PAM-4)的脉冲流有关的问题。所有有限带宽信道都将显示符号间干扰,而每个电气通道都是到某个高频率的有限带宽。 此信号分析仪测量结果显示了极端的符号间干扰。当数字信号流被接收器读取时,其中一个信号会干扰后续的信号,这种现象被称为符号间干扰。电信系统,特别是无线系统符号间干扰通常是由于信号的副本以不同的时间到达接收器所造成的多径效应引起的。就算是对于具有互连和数位位元流的松散布线 PCB 而言,也可能存在符号间干扰问题。数位信道位元串流可能会出现一些问题,导致符号间干扰,包括:轻微阻抗不匹配引起的反射相位失真引起的拉伸脉冲(由基板中的色散引起)接收器输入处看到的慢脉冲响应(由负载电容引起)极端的抖动,平均抖动时间与信号的UI相当(这种情况很少见)符号间干扰可能听起来有点玄乎,但在时域波形中很容易被发现。尽管它是由频域问题(有限带宽)引起的,但在时域中可以很容易地看到它。2诊断符号间干扰符号间干扰可以在眼图中看到,如下图所示。只要在 PCB 上放置测试夹具,大多数高带宽示波器或数字信号分析仪都可以用来收集此测量数据。 眼图显示符号间干扰一个完美的眼图会有完全重迭的信号,没有任何抖动(水平上升时间变化)或噪声(信号电平变化)。在上面的图像中,当我们看到波浪状的信号行为重迭在高电平和低电平之间时,就会出现符号间干扰。抖动表现为信号上升时间的水平变化。3在 PCB 板层级上如何减少符号间干扰在上述清单中的四个要点中,只有前三个非常常见。关于第四点有关抖动的问题,由于功率稳定性的微小变化,总会存在一些抖动。然而,类似 UI 一样巨大的抖动并不常见,除了很可能是高 PDN 阻抗之外的多个问题也导致了非常大的抖动。如果要减少符号间干扰,需要着重于三个方面:阻抗不匹配、色散和缓慢的脉冲响应。以下表格概述了一些方法: 选择更少色散的 PCB 层压板和具有更小负载电容的组件等解决方案只能解决部分问题。对于高数据速率信道,最好的解决方案是确保极其精确的阻抗匹配并添加延迟时间。编程延迟到位元流中的解决方案将降低总数据速率,但也会降低误码率。对于阻抗不匹配,请记住——我们只需要关注一定范围内匹配阻抗(通常是几个GHz)即可。还有两种方式可以强制接收器完全忽略由符号间干扰引起的信号电平的干扰 UI 变化,即遵循 Nyquist ISI标准并使用均衡技术。Nyquist ISI 标准有一种特定的取样率可以在接收器组件中使用,以便恢复的信号完全不受符号间干扰的影响。当接收器读出具有以下特性的数字脉冲流时,就可以满足Nyquist ISI 准则: Nyquist ISI 标准在这里,Tb 是数据流的位元率。这个方程式表明,当接收机恰好以比特率进行采样时,只要比特波形在任何其他采样时间都为0,它始终会准确锁定到所发送的位的真实值。通过精确地塑造所传输的波形,可以实现这种性质,需要使用脉冲整形滤波器。均衡采用均衡化方案,如分布反馈均衡化,旨在通过估算算法恢复信号质量。这将理想地消除可能叠加在接收信号上的符号间干扰或其他噪声。但是,均衡化不是只需“添加”到组件中即可。它是使用特定电路实现的,该电路内置于组件中。新一代 DDR 和 PCIe 正是在接收端使用均衡化,我们可以期待在未来其他信令标准的下一代中更加标准化。来源:Cadence楷登

未登录
还没有评论
课程
培训
服务
行家
VIP会员 学习计划 福利任务
下载APP
联系我们
帮助与反馈