首页
发现
课程
培训
文章
案例
问答
需求
服务
行家
赛事
热门搜索
发布
消息
注册
|
登录
信号完整性设计
专注高速高频信号完整性
关注
0
粉丝
37
关注
分享
硕士
资深SIPI工程师
北京市
简介
十多年SIPI、EMC经验,曾就职于多家大厂,专注高速高频信号完整性设计,成功设计50Gbps+以太网芯片;擅长信号及电源完整性分析,百安级大电流低纹波电源仿真,有源无源链路仿真优化、电热多物理场仿真、先进封装仿真等。
擅长领域
Electronics Desktop
HFSS
Siwave
Q3D Extractor
电磁基础
信号完整性
电磁兼容
其他耦合
电源完整性
微信公众号
信号完整性设计
微信扫描二维码关注公众号
他的服务
查看全部
HSPICE信号完整性仿真
服务类型:
仿真分析;付费答疑
暂无成交
¥500起
全部
课程
文章
回答
帖子
案例模型
Chiplet互连标准—UCIe2.0物理层(2D and 2.5D)
UCIe物理层规范包含2D、2.5D、3D本文介绍2D和2.5D部分。电气规范的关键属性包括:·支持4,8,12,16,24,和32GT/s数据速率支持先进和标准封装...
浏览量
10
垂直堆叠及HBM技术路线图
Kim定律:垂直堆叠趋势金定律(Kim'slaw)是指密集三维集成电路中堆叠和层数大约每两年翻一番的观测结果。该定律以韩国科学技术院(KAIST...
浏览量
14
HBM3、HBM4 Interposer仿真优化(二)
上篇文章中HBM3在12.8Gbps下使用4LSi-Interposer下会有较小的眼图裕量,还是会有风险,如果需要进一步加大裕量,需要考虑增加到6L或者采用一些...
浏览量
11
LP(DDR)系统时序裕量考虑
SIPI设计者一般都了解JEDEC指标,有些人把仿真的眼图结果直接套JEDEC眼宽和眼高,但是实际仿真中仅仅考虑了封装和PCB其中部分互连导致的影响,...
浏览量
8
信号完整性DOE设计之100G以太网优化
上篇文章介绍了DOE在DDR仿真中的应用,对于高速Serdes,同样的方法可以优化链路设计。本文演示DOE和RSM在CEI28GVSR设计中的应用。展示从创建D...
浏览量
7
AI驱动的信号完整性仿真之T-coil设计
信号完整性设计中对于过孔、连接器或者其他电磁结构进行优化,一般是通过频域参数进行,当优化到一定程度后,放到时域中仿真,然后进行迭代设...
浏览量
8
PCB制造偏差引起的串扰恶化研究
为什么仿真和测试串扰对不上?高速走线设计时正好避开反焊盘就可以了吗?哪些PCB制造公差对串扰影响最大?希望读完本文对你有所启发!!!随着...
浏览量
7
Chiplet互连标准—UCIe2.0物理层(RX)
之前介绍了UCIeTX指标,本篇介绍RX指标。接收器拓扑如图5-8所示,由clocksReceivers,dataReceivers,和TrackReceiver组成。接收到的时钟用于对...
浏览量
6
1
2
3
4
VIP会员
学习计划
福利任务
下载APP
联系我们
微信客服
联系客服
人工服务时间为周一至周五的9:30-19:30
非工作时间请在微信客服留言
客服热线:
4000-969-010
邮箱:
service@fangzhenxiu.com
地址:
北京市朝阳区莱锦创意园CN08座
帮助与反馈
返回顶部