卷三：1980年代 EDA产业化与全球竞争格局
Daisy、Mentor、Valid：工作站时代的CAE三巨头
Daisy Systems：专有工作站的先行者
1980年代初，电子设计自动化进入了计算机辅助工程（CAE）时代[1]。Daisy Systems公司由Intel的工程师Aryeh Finegold和David Stamm于1980年左右在硅谷创立[2]。两位创始人敏锐地意识到电子设计缺乏自动化工具，立志开发工程师设计芯片的软硬件平台[3][4]。Daisy推出了以专有硬件工作站为基础的设计系统——例如基于Intel微处理器加速图形的“Logician”和“Gatemaster”工作站[5]。这些系统集成了原理图捕获、逻辑仿真、SPICE电路仿真、时序校验、参数提取、PCB设计和芯片版图等一系列工具[5]。这种“一体化”工作站理念在当时引领风潮，使Daisy迅速成为CAE领域的领导者之一。
Daisy的发展在1980年代中前期非常迅猛。公司销售额从1980年的零增长到1985年的1.22亿美元，显示出市场对CAE工具的强劲需求[6]。然而，Daisy过度依赖专有硬件的平台策略也埋下隐忧。随着通用工程工作站（如Apollo、Sun工作站）性能在80年代中后期的提升，Daisy自研工作站的升级变得困难且代价高昂[7][8]。软件工具和硬件同时升级的负担令公司不堪重负，开发节奏落后于市场需求[9]。1986年后，Daisy业绩急转直下，股价在数月内从每股37美元暴跌至5美元，创始人Finegold被董事会撤换[6]。为挽救业务，Daisy曾于1988年尝试收购专注PCB设计的Cadnetix公司。但这场收购因融资问题最终失败，导致Daisy财务状况恶化。到1990年，Daisy被债权人逼入破产保护（第11章），黯然退出历史舞台[10]。尽管如此，Daisy的前五年创业传奇让早期员工获利丰厚，据Finegold所言，“早期的两百名员工几乎都成为了百万富翁”[11]。Daisy的兴衰体现了专有硬件模式在技术演进面前的脆弱性，也为业界提供了宝贵教训。
Valid Logic Systems：源自国防实验室的崛起
Valid Logic Systems公司的诞生源自美国劳伦斯利弗莫尔国家实验室（LLNL）的一个项目成果。1970年代末，LLNL从事一项“S-1”超级计算机计划，在过程中开发了一套图形化、分层级的硬件设计工具，称为SCALD（结构化计算机辅助逻辑设计）[12]。SCALD工具集包括原理图绘制（基于斯坦福大学的SUDS系统）、宏扩展、布线、打表、定时验证和自动布局等模块，由Curt Widdoes、Tom McWilliams等人分别开发完成[13]。LLNL的研究成果公开发表后，引起了连续创业者Dr. Jared Anderson的关注。Anderson曾成功创办多家公司，他敏锐地看到将SCALD工具商品化的机会[14][15]。在Anderson游说下，Widdoes、McWilliams、Jack Rubin等核心研发人员决定共同创立新公司。1981年1月，Valid Logic Systems在加州正式成立（公司初期一度取名为“SCALD公司”，但投资方不喜欢这一名称）[16]。
Valid沿用了SCALD工具的思想，但为了商业应用，对原有原型进行了重大改写：将代码从Pascal重写为C语言、提升软件可靠性，并聚焦于当时兴起的门阵列和印刷电路板设计市场[17]。和Daisy类似，Valid选择开发自己的专有硬件工作站。这一决策在当时看来合乎逻辑——创始团队本就是计算机硬件设计专家，对打造高性能专用工作站充满信心[18]。Valid起步顺利：成立两年后的1983年，公司即成功上市（IPO），体现出资本市场对EDA新秀的期待[19]。此后Valid业绩一路攀升，并在1988年收购了老牌CAD公司Calma的电子设计部门，从而补强了版图设计和验证方面的产品线[20]。然而，正当业务扩张之际，行业环境已在发生变化。80年代后期，Apollo、HP、Sun等通用工程工作站性能大幅提升，价格却相对低廉[21]。相比之下，Valid坚持其专有工作站路线，未能及时转向开放平台。这种固执使Valid逐渐落后于竞争对手[7]。伴随销售增长放缓和利润下滑，Valid终于在1991年被Cadence公司收购[7]。Valid的经历再次印证了专有硬件战略的风险：当通用计算平台赶超时，封闭体系难以为继。尽管如此，Valid在80年代中推动了EDA前端设计（尤其是原理图和逻辑设计）的商品化，为产业链完整化做出了贡献。
Mentor Graphics：借力通用工作站的软件先锋
与Daisy和Valid扎根硅谷不同，Mentor Graphics诞生于美国俄勒冈州的Beaverton。1981年4月，来自示波器厂商Tektronix的Tom Bruggere、Gerry Langeler和Dave Moffenbeier三人联合创办了Mentor[22][23]。Bruggere在Tektronix负责桌面计算机的软件开发管理，他亲历了一次失败的内部项目：Tektronix试图自行开发一款包含自研CPU、操作系统和图形系统的专用桌面机，但在1980年宣告流产[24][25]。吸取教训的Bruggere认识到，与其从头打造硬件，不如专注软件并利用现成的计算平台。Mentor成立后果断决定不开发自有工作站硬件[23]。恰巧Mentor的投资者中有一位同时投资了Apollo计算机公司——工程工作站的早期开拓者之一。因此Mentor与Apollo达成OEM协议，直接采用Apollo工作站作为运行其CAE软件的平台[26]。这种“软硬解耦”的策略，使Mentor无需分散精力在硬件开发上，能够更快地完善软件工具功能。同时，Mentor通过转售Apollo硬件也获得了可观收入：在CAE时代，这三大公司（Daisy、Valid、Mentor）都从硬件捆绑销售中取得了重要营收[27][28]。
Mentor在1982年举行的设计自动化大会（DAC）上首次推出了完整的CAE工作站产品“IDEA 1000”[29]。该系统集成了数字电路的原理图捕获和逻辑仿真等工具，凭借可靠的性能一举赢得市场好评。1982年底前，Mentor实现了约160万美元的销售额[30]。此后Mentor的收入稳步上升，到80年代末已经成长为行业前三的EDA厂商。Mentor的成功很大程度上归功于其软件实力和稳健经营：公司于1984年上市融资，产品线扩展到PCB设计等领域，并积极拓展全球市场。相比之下，Mentor在80年代避免了严重的战略失误。然而，进入1990年代初，Mentor也遇到了危机。为了应对不断扩大的芯片设计需求，Mentor在1980年代末启动了一项雄心勃勃的计划：将分散的工具重写整合到统一的数据架构中，推出全新的8.0版CAE软件套件[31]。不幸的是，这个“大一统”项目过于庞大复杂，开发进度一拖再拖。Mentor过早地向市场预告新系统，引发了典型的“奥斯本效应”——客户观望新产品而减少购买现有版本[31][32]。由于8.0版迟迟不能交付，Mentor的销售在1991-1993年连续下滑，公司元气大伤[33]。最终董事会更换了管理层，请来TI公司的资深经理Wally Rhines担任CEO，以挽救Mentor[34]。Rhines上任后大刀阔斧进行改革：砍掉拖累公司的Falcon 8.0项目，精简员工，聚焦优势领域如PCB设计和物理验证，并通过收购TI的“CheckMate”验证软件（后改名为Calibre）等举措使Mentor起死回生[35][36]。经过痛苦的转型，Mentor在90年代中期重新步入增长轨道，也完成了从“CAE公司”向“EDA公司”的演变[37]。Mentor的经历表明，在高速发展的EDA行业中，软件架构的演进至关重要，过于庞大的集成尝试可能适得其反。灵活调整战略、发挥核心优势，才能在剧烈竞争中站稳脚跟。
三巨头兴衰的原因分析
Daisy、Valid、Mentor作为1980年代EDA产业化初期的“三巨头”，其兴起和衰落折射出技术与市场的多重规律。首先，工作站平台策略是关键因素。Daisy和Valid选择了封闭的专有硬件路径，在早期以性能优势获取了市场。然而随着通用工作站技术进步，这一优势难以持续，而维持专有平台反而拖累了软件创新速度[7]。Mentor则明智地借助Apollo等开放工作站，集中资源发展软件功能，因而在平台转型期更具适应性[26]。其次，资本和商业运作影响深远。三家公司都曾成功IPO融资本以加速成长，但盲目扩张和收购可能带来风险。Daisy试图通过收购Cadnetix扩张业务，却因财务操作不当走向破产[10]。Valid在后期未能及时融资转向新平台，最终被并购退出历史舞台[7]。Mentor则凭借稳健经营和战略调整，在险境中存活下来并持续发展。第三，软件集成度与技术决策起决定作用。Daisy和Valid的工具最初由不同来源组合，受限于当时的软件集成水平，功能拓展遇到瓶颈。而Mentor在80年代末尝试的大规模软件重构（8.0版）又一度超出能力范围，教训深刻[31]。这表明EDA工具的集成需循序渐进，既要有长远架构视野，又要避免激进冒进。最后，市场需求变化不容忽视。80年代ASIC和VLSI兴起，芯片规模爆炸式增长[38]。早期CAE工具难以满足日益复杂的设计要求，催生了更精细的仿真、综合、验证工具[39]。三巨头如果无法及时拥抱新技术（如逻辑综合、硬件描述语言等），就难免被后起之秀超越。在90年代到来之前，Daisy和Valid已先后陨落，而Mentor与新崛起的Cadence、Synopsys一起进入EDA下半场角逐[40]。总的来看，1980年代CAE三巨头的命运昭示了EDA产业演进的一条主线：技术平台与设计方法论的变革将不断重塑竞争格局，唯有顺应潮流、快速转型者方能长存。
逻辑综合的兴起与Synopsys的崛起
Synopsys的创立背景与Design Compiler发布
1980年代中后期，芯片设计领域出现了一项革命性的技术：逻辑综合（Logic Synthesis）。这一技术使工程师能够用高级硬件描述语言编写电路功能，由软件自动合成出低层次的门级电路，实现了设计范式的跃迁[41][42]。逻辑综合概念的孕育可以追溯到1970年代末IBM等公司的研究[43]。但是真正将其商品化推向市场的是Synopsys公司。Synopsys由Aart de Geus等人在1986年创建，最初名为Optimal Solutions公司[44][45]。de Geus早年在通用电气（GE）的微电子中心工作，参与开发了一款名为“SOCRATES”的内部逻辑综合工具，用于GE自家门阵列电路设计[46][47]。他意识到这种**“让软件替代人工连接数千门电路”**的新方法潜力巨大[42]。在GE的支持下，de Geus带领团队试制了原型软件，并于1986年携该技术在北卡罗来纳州成立创业公司。次年，公司迁至加州山景城，更名为“Synopsys”（意取_SYNthesis OPtimization SYStems_的组合）[48]。1987年，EDA业界人士Harvey Jones从Daisy Systems转投Synopsys出任总裁兼CEO，为公司引入丰富的运营经验[49][50]。1987-1988年间，Synopsys集中精力完善其旗舰产品——Design Compiler逻辑综合工具，并于1988年正式推向市场。这款产品能够将设计者用VHDL等语言描述的电路功能自动转换为特定工艺的门级网表，实现了逻辑设计从手工到自动化的飞跃[42][51]。
Synopsys Design Compiler问世后迅速确立了领先地位。当时市场上几乎没有直接竞争对手，Synopsys被誉为“综合技术公司”，引领了自顶向下设计的新潮流[52]。事实证明，逻辑综合带来的效率提升极为显著：设计人员只需撰写高层次功能代码，软件即可在二十分钟内自动生成电路网表[47][53]。更重要的是，综合工具往往能比人工设计使用更少的门，从而减少芯片面积。此外，通过优化关键路径延迟，综合还能提升电路速度[53]。这些优势在Synopsys的演示中得到充分验证：据de Geus回忆，他曾在Sun公司用Design Compiler将一个人工设计电路进行基准测试，结果软件合成版本比人工版本面积减小30%、速度提高30%，令资深设计工程师起初难以置信[54][55]。但经过几周核查，Sun团队确认综合结果正确无误，大为震惊[54]。类似的成功案例使Synopsys名声大振，订单滚滚而来。
Synopsys在商业上的崛起也反映在财务数字上：1987年公司营收仅13万美元，1988年飙升至近100万美元，1989年进一步猛增7倍达到730万美元[56]。进入1990年后，逻辑综合逐步被众多芯片设计团队采纳，Synopsys当年收入突破2200万美元[57]。1992年，公司顺利完成IPO上市，募集资金支持其扩张[58]。Synopsys随后保持高速成长，奠定了EDA产业“新三巨头”之一的地位[59]。可以说，Synopsys的创立和Design Compiler的推出，是1980年代后期EDA产业化的标志性事件。这标志着设计自动化进入“第三代”——硬件语言设计自动化（HLDA）时代，以逻辑综合为核心，极大提高了数字电路设计的抽象层次和效率[41][60]。
逻辑综合技术的发展与核心算法
逻辑综合的技术基础源自于对布尔逻辑优化和图论算法的深入研究。在1970年代末期，IBM的Darringer等人首先提出基于规则重写的逻辑优化方法，实现了从高级行为描述到门级实现的转换雏形[43]。几乎同时，UC Berkeley的Brayton、Hachtel与Sangiovanni-Vincentelli等学者也展开了多层次逻辑优化研究，开发出著名的两级逻辑优化器Espresso和多级综合系统MIS等[61][62]。这些研究为逻辑综合奠定了算法基础：包括技术无关优化（对逻辑方程进行代数变换、布尔因子分解以减少逻辑深度）、技术映射（将优化后的逻辑映射到具体工艺库的基本单元），以及时序优化（识别并缩短关键路径以提高速度）等步骤[53]。Synopsys的Design Compiler很大程度上吸收了学术界和业界此前的成果。例如，Design Compiler采用了类似Berkeley MIS的两阶段流程：首先进行与工艺无关的逻辑最小化，再根据标准单元库执行匹配和映射，以产生优化网表[63][64]。在优化过程中，借鉴了IBM研究中的规则重写和启发式算法，能够处理当时规模颇大的门电路网络。随着技术演进，Synopsys的综合算法也不断改进：加入对时序约束的考量、支持多种目标函数（面积、速度、功耗的折中），以及后来的逻辑等价检查确保综合前后电路功能一致等。这些算法创新保证了逻辑综合工具能够胜任日益复杂的设计任务。例如，在1980年代末90年代初，典型ASIC芯片包含数万门逻辑，人工设计极其困难，而综合工具可以在几小时内处理并给出优化结果[42][65]。
值得一提的是，日本和欧洲的研究机构在逻辑综合算法方面也做出了贡献。据报道，日本的富士通、NTT、NEC等公司在1980年代也成功研制了实用的逻辑综合系统，其算法很大程度上参考了IBM Darringer团队的早期工作[66]。然而，这些系统主要用于公司内部，并未商品化推向全球市场。因此，Synopsys凭借先发布优势和完善的商业运作，在逻辑综合领域取得了全球领先的位置。总的来说，逻辑综合技术的发展史是一部产学研结合的范例：学术界的算法突破经过工业界的工程化打磨，最终以商业软件的形式大规模应用，推动了整个半导体产业的设计生产力提升。
逻辑综合对设计流程的革命性影响
在逻辑综合出现之前，数字芯片的设计流程高度依赖人工和低级工具。工程师通常使用原理图捕获工具绘制门级电路图，或者用简单的硬件编程语言逐级展开逻辑，然后借助门级仿真和版图工具完成设计。这种流程对于上千门以上的规模极其费时费力，设计周期长且容易出错[67]。逻辑综合的引入 fundamentally 改变了这一状况。首先，它将设计描述的抽象级别提升到**寄存器传输级（RTL）**或更高层次。设计人员可以采用像VHDL、Verilog这样的硬件描述语言，从算法和功能角度定义电路，而不必纠结于具体门级实现[42]。这使得设计思维从“连线搭门”转向“行为建模”，极大提高了创造性和效率。其次，综合工具自动完成了门级实现优化，相当于把过去人工数周的逻辑推敲和改进压缩到几分钟或几小时内完成[53]。这不仅节省了时间，还往往得到更优结果（更少的门、更快的速度），因为软件能够全局分析、遍历组合，比人脑更善于处理大规模复杂逻辑优化[53][65]。第三，逻辑综合改变了芯片设计团队的分工协作模式。过去很多芯片项目需要资深设计师手工把关每一根连线，而在综合时代，设计师更多关注高层架构和验证，由EDA工具承担繁琐的实现细节。设计人员的工作效率成倍提高，一个小型团队即可完成过去需要几十人团队才能完成的设计[68][69]。这对产业影响深远：90年代ASIC设计热潮的兴起正得益于逻辑综合和标准单元库的普及，中小公司也能投入芯片开发，因为设计门槛降低了。
此外，逻辑综合促进了设计迭代模式的变革。在传统手工设计流程中，任何功能修改都需耗费巨大代价重新绘图和验证，导致设计迭代周期漫长。综合工具允许设计者快速修改源代码并重新综合，很快得到更新后的电路实现。这个特性使得**“快速试错”成为可能，设计方案可以在软件中迅速迭代优化，提高了设计质量。再者，逻辑综合天然与版图自动化**对接：综合产出的网表可以直接交由后端布局布线工具实现物理设计，真正实现了从RTL到版图的自动流程。这为后来EDA工具实现前后端集成铺平了道路。综上，逻辑综合在1980年代末对芯片设计流程产生了革命性影响，被视为电子设计自动化史上的里程碑[41][40]。它显著缩短了设计周期、降低了设计成本，并为更复杂的超大规模集成电路（VLSI）设计奠定了方法学基础。如果说没有SPICE就没有可靠的电路仿真，那么没有逻辑综合，就难以想象当今数亿门规模芯片的设计[67][70]。正因如此，Synopsys的创始人Aart de Geus也被誉为现代EDA的奠基人之一[71]。
逻辑综合与早期EDA工具的差异
逻辑综合的本质创新在于自动设计，这与早期EDA工具主要用于辅助设计形成了鲜明对比。从历史看，1960-70年代的EDA（当时多称CAD）工具以版图绘制和几何编辑为主，帮助工程师完成繁琐的制图工作[72]。这些工具理解的是多边形和连线，对电路功能本身缺乏认知[73]。进入70年代末80年代初，CAE工具兴起，加入了原理图和逻辑仿真等功能[74]。然而，即便是Daisy、Mentor时代的CAE系统，其核心仍是人控：工程师绘制原理图或者手写门级网表，然后使用仿真工具验证，再手工调整设计。仿真和版图检查等工具虽提高了设计正确性，却没有改变设计生成方式。相较之下，逻辑综合是真正第一次让软件自动“合成”设计。这种自动化程度的飞跃类似于从手工编写汇编到引入高级编程语言的转变。
以SPICE电路仿真为例：SPICE是一种精确的晶体管级模拟工具，自70年代起广泛应用于电路验证，但它只负责分析电路，对设计本身没有生成作用[75]。设计人员仍需先想出电路再交给SPICE验证。再看手工布局和手工布线：在没有综合的年代，数字电路设计者需将逻辑手动映射为具体门单元，再由后端工程师手动或半自动地完成物理布局布线。这个过程中，每一步都是人工主导，EDA软件只是提供绘图、计算辅助。而逻辑综合出现后，设计者可以不再关心具体门如何连线，由综合引擎自动选择和连接元件，这等于将数字设计流程中最繁重的部分全部交给了软件。
此外，与早期的库元件拼接方法相比，逻辑综合在优化能力上也有质的不同。传统设计中，工程师往往依赖经验选择现成单元组合电路，难以保证全局最优。而综合工具能遍历不同组合、尝试各种替代，实现更优的逻辑最小化和时序优化[53]。举例来说，一个设计要求实现特定真值表功能，在人工方法下可能直观拼凑出50个门的电路，而综合可能找出仅需30个门且延迟更低的实现方案。这种算法层面的优化能力是早期手工方法无法匹及的。
最后，从工具集成角度来看，逻辑综合也改变了EDA工具之间的关系。在无综合时代，前端设计（原理图/HDL）与后端实现（布局布线）之间缺乏自动衔接，往往需要人工将设计导出、整理再交给后端工具。综合的引入使得这一接口自然打通：综合输出标准化的网表格式，如EDIF或后来的Verilog网表，可被布局布线直接读取，实现前后端流程的流畅衔接[76][77]。因此可以说，逻辑综合不只是一个新工具，更是催化了EDA工具体系从松散耦合走向自动衔接的重要推手。
综上，逻辑综合与早期EDA工具的根本差异在于自动化层次和智能程度的提升。它使EDA从“计算机辅助”（Computer-Aided）真正迈向了“计算机自动”（Computer-Automated）的阶段，把设计者从大量低层次体力劳动中解放出来，专注更高层的创新。这种范式转变在1980年代引领了EDA产业的新方向，也奠定了此后IC设计方法学的基础。
硬件描述语言的标准化浪潮
VHDL的起源与标准化
1980年代，随着ASIC和VLSI设计规模的扩大，迫切需要一种统一的方式来描述复杂数字电路的行为。这催生了硬件描述语言（HDL） 的标准化浪潮，其中VHDL和Verilog是两大主角。在VHDL出现之前，不同公司和机构使用各自的设计语言（如ISI的ISPS、英国的HILO 和ELLA 等[78]），缺乏统一标准。VHDL（VHSIC Hardware Description Language）诞生于美国国防部主导的一项计划。1983年，美国国防部在其“超高速集成电路”（VHSIC）项目中提出，需要一种语言来规范供应商提供的ASIC芯片的功能文档[79]。当时军方要求所有承包商提供ASIC设计的可执行文档，以便模拟验证，这成为开发VHDL的直接动因[80]。VHDL的语法受Ada等通用编程语言影响，采用强类型结构，支持多种数据类型和并行语句，能够在行为级、寄存器级和门级等多层次对系统进行建模[81][82]。1985年前后，VHDL的初始版本完成，并在美国军方和相关产业中试用。1987年，VHDL通过IEEE标准化成为IEEE 1076-1987号标准[83][84]。这标志着VHDL正式成为一个公开的国际标准硬件描述语言。
VHDL的推出伴随着政府推动和大公司的支持。由于美国军方在合同中强制要求使用VHDL记录ASIC设计，国防航空航天领域的公司（如IBM、TI等）率先采用了VHDL作为描述硬件的手段[51]。同时，许多大学也将VHDL引入课程，用于教学和研究。因此到80年代末，VHDL已建立起一定生态。然而值得注意的是，VHDL早期主要用于文档和仿真用途，即描述设计行为供审查和软件仿真验证[85]。在综合出现之前，VHDL并不直接用于电路合成实现。这一点在Synopsys的历史中有所体现：其他公司在Synopsys进入市场前虽已使用VHDL，但多是为了满足国防部文档要求[86]。Synopsys Design Compiler是首批支持从VHDL代码直接进行逻辑综合的商业工具之一，极大拓展了VHDL的用途[51]。可以说，VHDL的标准化为EDA工具的语言输入奠定了基石，使设计描述和工具处理第一次有了统一规范。在1980年代末，这门语言与综合、仿真工具相结合，展现出巨大潜力，预示了硬件开发向高层次抽象演进的方向。
Verilog的诞生与商业化之路
与VHDL几乎同时代出现的另一种硬件描述语言是Verilog。不同于VHDL由政府推动，Verilog源自商业公司的产品需求。1984年前后，美国一家新创公司Gateway Design Automation开发了一款逻辑电路仿真器Verilog-XL，并为此设计了一种配套的硬件描述语言，即Verilog HDL[87]。Verilog的语法更接近C语言，设计初衷是方便工程师描述硬件进行逻辑仿真验证。由于Gateway公司的仿真器性能优异，Verilog语言在一些先行的IC设计团队中逐步流行开来。1989年，EDA巨头Cadence公司看中了Verilog的价值，收购了Gateway Design Automation[88]。随后的1990年，Cadence采取了一个行业开放策略：将Verilog语言规范公开到公共领域，允许整个业界使用和推广此语言（但保留了对Verilog-XL模拟器的产权）[89]。Cadence的这一举措旨在让Verilog成为非专有的行业标准语言，以推动其更广泛的采用[89]。为此，还成立了“开放Verilog国际组织”（OVI），负责将Verilog提交IEEE标准化[90]。经过业界共同努力，1995年Verilog被正式批准为IEEE 1364-1995标准[91]。从此，Verilog HDL成为与VHDL并列的主要硬件描述语言之一。
在商业实践中，Verilog走过了一条从私有到开放的路线。Cadence在1990年代初通过开放Verilog，大大促进了其普及。一方面，许多EDA公司开始支持Verilog，推出Verilog仿真器、综合器等工具，形成了语言生态。另一方面，芯片设计者发现Verilog相对语法简洁，学习曲线平缓，很适合用于逻辑设计的输入。而Cadence自身凭借Verilog-XL模拟器在市场中居于强势地位，许多ASIC公司都依赖该仿真器来进行功能验证。可以说，Cadence的商业策略使Verilog在90年代迅速占据了工业界大量用户。相较于VHDL背后的政府色彩和学术支持，Verilog更贴近工程实际，被很多公司视为更实用高效的语言。特别是在美国硅谷的商业芯片项目中，Verilog一度成为事实上的首选语言[92]。Cadence收购Verilog也被证明是战略性的：通过掌握语言生态，公司在EDA工具市场建立了某种“护城河”，因为设计者使用Verilog进行设计，自然会采用Cadence或兼容的工具进行仿真、综合和布局布线。
总之，Verilog的诞生与兴起体现了产业界推动标准的另一种模式：由企业主导并通过开放获得成功。它与VHDL从官方标准走向产业应用的路径形成互补。在80年代末90年代初，两个语言各有拥趸，Verilog凭借商业优势占据市场重要份额，而VHDL则在军用和部分欧洲市场受到青睐。这场语言之争也深刻影响了EDA工具的发展方向。
VHDL与Verilog的推广竞争
当VHDL和Verilog先后成为IEEE标准后，业界进入了一段“双雄并立”的时期。两种HDL在功能上有诸多相似之处，都支持并发语句、时序逻辑和混合级别建模，但在语法风格和历史渊源上存在明显区别[93][94]。VHDL源自Ada，语法严格、冗长，擅长抽象表达；Verilog类似C语言，简洁灵活，更贴近硬件结构。支持者各自认为自己的语言更优。例如，美国国防等部门以及部分欧洲厂商推崇VHDL，强调其严谨性和标准背景。而许多硅谷公司和EDA厂商青睐Verilog，认为其易用高效，更适合商业项目。
在1980年代末期的推广过程中，两个语言的竞争主要体现在认知度和工具支持上。一方面，IEEE标准使得二者都有公开规范，各大公司和大学可以自由采用。这导致许多高校课程同时教授VHDL和Verilog，加速了语言的普及。另一方面，EDA厂商开始提供双语言支持的工具。Synopsys最初的Design Compiler以VHDL综合切入，但很快也支持了Verilog输入，以迎合市场需求[51]。类似地，仿真领域Cadence有Verilog-XL，Mentor Graphics则开发了支持VHDL的仿真器QuickVHDL，后来还有支持两种语言混合仿真的产品。值得注意的是，一些独立组织也成立来推动语言生态，例如OVI负责Verilog标准，VHDL国际组织推动VHDL改进，二者后来合并为Accellera组织，共同负责硬件语言标准演进[95]。这种行业协作既是竞争也是融合的过程。
在推广过程中，两种语言不可避免地短兵相接。例如，在ASIC供应商领域，美国许多ASIC设计中心在90年代初逐步转向Verilog，因为Cadence为其提供了完整的Verilog/IP解决方案。而欧洲一些电信和航空航天企业则坚持使用VHDL，形成了地域和领域上的区隔。然而，EDA工具厂商为了扩大客户群，大多选择支持双语言，这使得语言之争并未造成工具的不兼容性。最终，两种语言都取得了成功：VHDL在政府、航天以及部分FPGA设计领域有广泛应用，Verilog在商用ASIC/SoC设计领域占据主流。到1990年代中后期，随着Verilog在1995年标准化和后续的增强版本推出，以及VHDL在1993年标准升级，二者都趋于成熟[91][84]。许多工程师掌握了双语，能够根据项目需求选择使用。这种“双标准”共存的局面虽然在一定程度上分散了资源，但也在良性竞争中推动了语言本身的改进（例如后来两者都吸收了一些彼此的优点，如增加更高级的语法特性）。正如Cadence前CEO Joe Costello在回顾这一历史时所言，同时采用两种标准曾令行业耗费不少成本，但从长远看，它们共同构建了数字设计的语言基础。可以预见的是，没有这场竞争与并存，硬件描述语言可能无法如此快速地渗透到设计流程的方方面面。
硬件语言在EDA工具中的集成应用
硬件描述语言（HDL）的标准化价值不仅在于语言本身，更在于其与EDA工具的结合。到80年代末，EDA厂商们已经意识到，支持HDL将极大增强工具的能力，使之覆盖从设计输入、功能验证到综合实现的完整流程。首先在仿真领域，HDL的作用立竿见影：传统逻辑仿真需要手工绘制波形或编写向量，而使用HDL可以直接用高层次行为来编写测试平台。逻辑仿真器读入HDL描述的设计和测试激励，能够在门级或RTL级快速模拟电路行为[96][97]。例如，Mentor Graphics在80年代后期推出基于HDL的仿真环境，让用户以VHDL或Verilog编写测试激励，大幅提升验证效率。硬件语言还促进了寄存器传输级仿真（RTL simulation）的普及，使得在网表生成前就能验证设计正确性。
在逻辑综合方面，HDL更是不可或缺的前端。Synopsys的Design Compiler一开始支持VHDL，很快扩展支持Verilog，其输入就是设计者编写的RTL级HDL源代码[51]。综合工具将HDL解析、优化并映射为门级网表，实现了语言与综合技术的无缝衔接。这使得**“用语言设计芯片”**成为现实，也意味着EDA工具第一次直接面对设计者的抽象表达，而非仅处理具体电路对象。随着90年代综合技术成熟，几乎所有数字电路设计开始以HDL为起点，这反过来又推动了语言本身的发展。例如，为了描述时序约束，VHDL和Verilog都扩展出特定的语法或配套脚本来定义时序要求，以便综合工具据此优化电路速度。
在硬件验证领域，HDL同样扮演关键角色。除了仿真，HDL还结合产生了形式验证和硬件仿真加速等技术。形式验证可读取HDL描述的设计，进行逻辑等价性检查或模型检验，以确保综合后的网表和原始HDL行为一致[98][99]。而硬件仿真器（如Zycad公司开发的加速器[100]）能够将HDL设计下载到专用硬件上运行，以数百倍于软件仿真的速度执行，从而验证超大规模设计。没有标准化的HDL，这些验证技术难以实现，因为它们需要统一的设计表示作为输入。
另外，HDL的标准化促进了IP核复用产业的萌芽。半导体知识产权（IP）核心是一段可复用的电路设计，一般以HDL源代码或网表形式提供[101]。由于VHDL/Verilog规范统一，IP提供商可以用标准HDL发布软核，用户拿到后可直接集成进自己设计并综合。这为日后IP市场的繁荣打下基础，也加强了EDA工具和HDL的绑定：综合、仿真工具都需要对不同来源的HDL代码有效支持才能满足SoC设计集成大量IP的需求[102]。
最后，在跨工具的数据交换和协同方面，HDL与标准格式共同发挥作用。比如，为了让不同EDA公司的工具协同工作，业界在1988年制定了EDIF（电子设计交换格式）标准，用于描述网表和设计数据[77]。然而在前端设计描述上，HDL本身已经成为实际标准——设计的功能层信息用HDL表达，综合后生成的结构层信息则可用EDIF或后来的Verilog网表标准表达。因此，HDL成为各EDA工具间沟通的“语言”。设计人员也借助HDL从前端一路贯通到后端，实现设计意图的一致传递。
概括而言，硬件描述语言在80年代末的标准化浪潮，与EDA工具的发展形成了相辅相成的关系。一方面，HDL为EDA工具提供了统一的设计输入接口；另一方面，EDA工具的广泛支持确保了HDL的实际价值得以发挥。两大主流HDL——VHDL和Verilog，最终都被综合、仿真、验证等工具全面支持，并成为电子系统设计流程中不可或缺的要素。这种语言与工具的融合，极大地提升了设计生产力和正确性，为90年代以来复杂芯片设计的成功奠定了基础。
EDA企业体系的初步形成
Cadence的雏形：ECAD与SDA合并
1980年代后期，EDA产业经历了一系列兼并整合，标志性事件之一是Cadence Design Systems公司的成立。Cadence的前身是两个较小EDA公司的合并：ECAD和SDA Systems[103]。其中，SDA（Solomon Design Automation）由Jim Solomon于1983年在硅谷创建[104]。Solomon原是National Semiconductor的模拟电路设计经理，深感IC设计日益复杂，需要更好的自动化工具[105][106]。在取得National和其他企业的种子投资后，SDA专注开发IC版图设计和验证的软件，并于1985年推出首批产品[107]。SDA的工具注重晶体管级和单元级设计（反映Solomon在模拟/混合信号领域的经验），包括电路模拟建模、高速版图编辑等功能[108][106]。SDA的成长一度十分顺利，计划在1987年IPO上市。然而不巧的是，原定上市日恰逢1987年10月19日美国股市“黑色星期一”崩 盘，IPO被迫取消[109]。为寻求替代出路，SDA高层考虑与已上市的同行合并以曲线上市。此时，另一家公司ECAD进入了视野。
ECAD成立于1982年，创始人包括Glen Antle、Paul Huang和Ping Chao[110]。ECAD早期聚焦于IC物理验证工具，其明星产品是“Dracula”设计规则检查（DRC）软件[111]。Dracula于1983年推出后迅速占领市场，成为芯片版图DRC的行业标准工具[112]。凭借这一成功，ECAD于1987年在NASDAQ上市，成为少数几家上市EDA公司之一[111]。1988年，ECAD与SDA达成合并协议：ECAD以换股方式收购SDA，合并后的新公司命名为Cadence Design Systems[110]。合并完成于1988年6月，Cadence正式诞生[113]。在新公司领导层安排上，年逾50的Solomon和Antle都无意亲自出任CEO，Solomon提拔当时SDA年仅30岁的营销副总裁Joe Costello担此重任[114]。Antle起初对Costello的年轻缺乏信心，只任命他为COO试用3个月，但不到一个月便认可了Costello的才干，于是Costello成为Cadence CEO[114]。在Costello领导下，Cadence开始了积极的收购扩张，逐步构建起涵盖前后端的完整EDA产品线，被誉为“EDA帝国”的雏形[115][116]。
Cadence的成立和崛起意义重大：首先，它是业界第一次通过合并打造出产品线较全的EDA公司。ECAD带来了版图验证（DRC和LVS）等后端强项，SDA则贡献了模拟/数字电路设计工具和框架平台[111][75]。两者结合使Cadence能够提供从电路设计到物理验证的一体化解决方案，大大增强了市场竞争力。其次，Cadence诞生后迅速展开并购战略。1989年Cadence收购了高速布局布线工具开发商Tangent Systems，填补了后端布局布线领域的空白[117]。1990年又收购了Gateway公司（获得Verilog语言及仿真器），掌握了前端HDL技术[118]。此后一系列并购让Cadence在逻辑仿真、综合、版图编辑、布线、模拟电路设计、PCB设计等各方面都拥有产品[117][119]。可以说，到80年代末90年代初，Cadence已经初步建立起EDA工具全流程覆盖的产品体系，在商业EDA领域奠定了巨头地位。最后，从商业模式看，Cadence的扩张代表EDA行业从点工具公司向平台公司演进的趋势[120]。Costello执掌Cadence后，推动软件销售从单纯授权转向“套件捆绑”和长期许可，为客户提供整体设计环境。这种策略锁定了客户，也稳定了公司收入，是EDA商业模式成熟化的标志之一。
新兴EDA公司的涌现：Viewlogic、Zycad、Avant!等
除了几大巨头，1980年代还涌现出众多专注细分领域的EDA新兴企业，丰富了产业生态。例如，Viewlogic Systems成立于1984年，总部位于马萨诸塞州[121]。Viewlogic致力于将EDA带入个人计算机（PC）平台。它开发了运行在IBM PC上的原理图捕获和数字仿真软件，为中小型设计团队提供低成本工具选择。这在当时是个突破，因为此前EDA工具几乎都在昂贵的工作站或小型机上运行。Viewlogic的产品（如WorkView软件）在80年代后期小有市场，并于1997年被Synopsys以约5亿美元收购[122]。Viewlogic的成功显示了EDA工具平台下沉（从工作站到PC）的可能性，也推动了EDA普及。
再如Zycad Corporation，成立于1981年，是第一家开发商业硬件仿真加速技术的公司[123]。Zycad研制了专用硬件加速器，将逻辑仿真映射到阵列处理器上运行，比软件仿真快一个数量级以上[124]。他们的产品帮助进行大型电路的功能验证和故障模拟，在80年代末受到一些高端客户青睐。Zycad还开发了早期的VHDL仿真器，1990年将其VHDL技术出售给Synopsys，后者据此推出了自己的VHDL模拟器[51]。Zycad的探索代表了EDA行业对硬件辅助EDA的尝试，尽管规模未及软件EDA，但在验证领域开创了先河。此后Quickturn等公司继承了硬件仿真思路，成为90年代的重要验证工具厂商之一。
Avant! Corporation 则体现了90年代初EDA新秀迅速崛起又饱受争议的一面。Avant!的前身ArcSys于1991年创建，由数名前Cadence员工创立，专注于IC物理设计工具特别是布局布线和寄生提取。当时Cadence在物理设计占主导，但ArcSys凭借创新算法开发出竞争产品，在ASIC后端设计市场取得突破。然而，Cadence于1995年指控Avant!（ArcSys更名后）窃取了其版图工具源码，引发旷日持久的法律诉讼[125][126]。尽管如此，Avant!依靠高性价比的Place-&-Route工具（如其旗舰产品Apollo，非巧合地与Mentor早期所用工作站同名）抢占了相当市场份额。到1990年代末，Avant!年营收达2亿美元量级[127]。2002年，Synopsys斥资近7.8亿美元收购了官司缠身但技术领先的Avant!，将其后端工具纳入麾下[128]。Avant!的故事反映了EDA产业在激烈竞争中出现的灰色地带，但也说明了后端EDA技术（如物理设计优化）的战略价值：谁掌握了领先的布线、时序优化技术，谁就在芯片实现环节拥有话语权。
其他还有如Viewlogic 偏重前端、Zycad 主攻验证、Avant! 聚焦后端，此外诸如_SDA Systems_（已并入Cadence）、Tangent（被Cadence收购）、Logic Automation、OrCAD（专注PCB设计，1985年创立）等公司，各自在细分市场推动了技术进步。这些新兴企业有的通过IPO独立发展，有的被并入大公司。从产业角度看，1980年代末期，EDA领域已不再是几个先行者的舞台，而是形成了一个群雄逐鹿的局面：大小公司林立，各自提供从前端设计、模拟、综合，到后端布局、验证、测试、PCB等各环节的工具。这种百花齐放的格局为90年代EDA行业的整合奠定了基础，也促使EDA公司开始定位于做**“全流程供应商”还是“专业工具供应商”**的战略选择[120]。
完整EDA产业链的构建
经过1980年代的群体创业和整合，美国EDA产业链条在此阶段趋于完整，各关键环节均有领先企业和成熟工具支撑：
• 前端设计：包括电路原理图编辑、硬件描述语言输入、逻辑综合和功能仿真。这一领域有Mentor的原理图工具、Synopsys的Design Compiler、Cadence的Verilog-XL仿真器、Viewlogic的PC原理图/仿真工具等，形成了丰富的前端方案。[5][87] • 后端实现：涵盖布局布线（Place & Route）、时序分析、物理验证（DRC/LVS）和寄生参数提取等。Cadence凭借Tangent的Cell3 Ensemble布局布线、ECAD的Dracula验证工具占有优势地位[111]。新兴的Avant!、Synopsys（收购Logic Automation获得后端技术）等也参与竞争。到80年代末，标准单元布局布线工具已能较自动地完成芯片物理设计，辅以版图设计规则检查和版图VS原理图比对确保制造可行性[111][129]。 • 验证测试：除逻辑仿真外，设计验证开始包含形式验证、硬件仿真等先进方法，虽然当时尚属前沿。Mentor和Cadence提供PCB设计工具支持系统级验证，Mentor还投资了硬件仿真Quickturn（后来Cadence在90年代收购了Quickturn）。测试方面，产生了专门的DFT（可测性设计）工具和ATE测试向量生成工具，例如Mentor的Tessent（90年代产品）有其前身技术在研发。尽管80年代测试EDA尚未完全商业化，但IC测试矢量生成（ATPG）的软件在一些IDM内部已使用，并在酝酿商品化。 • PCB设计：这是EDA的重要分支，80年代得到极大发展。早期计算机和电子系统对印刷电路板设计自动化需求迫切，美国出现如Mentor的Board Station、Cadence收购的ECAD PCB工具等解决方案，以及OrCAD公司在PC上提供低端PCB CAD。PCB CAD工具链包括原理图、布线、信号完整性分析等，到80年代后期已比较完善，助力美国在计算机和军事电子领域的PCB开发效率提升。
总体而言，美国已建成完整的EDA产业体系：从芯片的前端设计、后端实现，到封装电路板设计，各环节都有商业EDA工具和公司支撑。这种全链条的发展使芯片设计从依赖人工和内部工具的模式，转向依托商业EDA工具链的模式[130][38]。同时，不同工具之间的数据交换也有了标准化苗头，例如1988年诞生的EDIF格式促进不同EDA软件间的设计数据传输[77]。美国EDA企业通过市场竞争和兼并，在80年代末形成了明确的分工合作格局：Synopsys、Cadence、Mentor三强初显，各自在综合、物理实现、PCB等方面有所擅长[131][40]。许多中小EDA公司或被并入巨头，或专注细分领域提供特色工具。这一阶段奠定了电子设计自动化产业的基础结构，预示着90年代EDA将进入一个成熟、整合的新阶段。
日本EDA与IC设计道路：对抗美国产业的尝试
日本半导体黄金期的设计工具体系
1980年代被称为日本半导体的“黄金十年”。在这一时期，日本凭借存储器和消费电子芯片的成功一度超越美国，成为全球最大的半导体供应国[132][133]。日本IDM厂商（如NEC、富士通、日立、东芝、三菱等）在工艺制造上突飞猛进，同时也在IC设计方法和工具方面进行探索。当时，日本公司主要采用两种路径来支持不断增大的芯片设计规模：一是开发内部专用CAD工具，二是引进美国EDA技术结合本地化改进[134][135]。
在内部CAD方面，日本厂商建立了自己的CAD/CAE系统。例如，NEC开发了名为NECAD的设计系统，涵盖从电路设计、逻辑仿真到版图布线的一系列内部工具。富士通也有类似的内部CAD框架，用于其定制ASIC设计服务。日本企业非常重视版图自动化，因为他们在存储器等产品上需要迅速迭代新一代芯片。为此，日本在80年代研制了自动单元布局和布线工具。根据日本半导体史料记载，当标准单元和Gate Array设计兴起时，日本厂家或者开发自己的自动布线程序，或者购买美国EDA厂商的布线软件来用[135]。如1980年代中期，东芝等引进了美国DAISY等公司的版图工具用于内部设计。同时，日本还在主机电脑到工作站平台迁移方面紧跟潮流：早期CAD跑在大型机上，到了80年代末，各公司逐步转向使用Apollo、Sun等工程工作站作为设计平台[134]。例如，许多日本设计部门采用了Apollo工作站（日本公司有时OEM日立、富士通制造的兼容机）来跑内部EDA软件[136]。
除了内部开发，日本也非常注重将设计方法学融入到企业培训和产学合作中。日本工业界翻译引进了Mead-Conway《VLSI系统设计导论》一书[137]，在公司内外培训大批工程师。许多日本工程师在80年代中期已经掌握了MOS电路设计的新方法论（例如层次化设计、单元库复用等），这与美国Mead-Conway运动保持同步[138]。政府也在背后支持：通产省等机构组织了VLSI项目，不仅在工艺上投入，也培养IC设计人才，使得“设计自动化”理念深入人心[139][140]。可以说，日本在黄金十年里构建了与其制造实力相匹配的IC设计支持体系，包括相对完善的内部EDA工具链和训练有素的设计团队。这为日本能在80年代完成从存储器到微处理器、DSP、ASIC等多领域芯片开发提供了保障。
日本企业自研EDA与本土IP开发
尽管日本在80年代半导体设计方面投入甚巨，但与美国不同的是，日本并未催生出独立的EDA商品化产业。这并不表示日本缺乏EDA技术研发，而是多数技术成果留在了IDM企业内部。日本几大公司都进行过EDA工具的自主研发尝试。例如，NEC在逻辑综合方面做出了突出成果。受IBM早期工作启发，NEC研制了自己的多层次逻辑优化系统，可用于ASIC的自动逻辑设计[66]。据报道，这些系统在功能上已相当先进，能处理大规模逻辑网络，在NEC内部项目中发挥作用[141]。富士通和NTT（日本电报电话公司）也在开发逻辑综合、仿真、布局算法等方面各有建树，甚至在国际会议发表过论文[66]。然而，这些技术大多没有走向市场，仅服务于公司自身或特定合作计划。例如，NTT开发的高速逻辑模拟器用于其交换机芯片设计，但NTT并未将其商业化出售。
在硬件描述语言方面，日本也有自主成果。前述英国DRA研发的HDL——ELLA在日本防卫领域得到关注，日本自研了一些Ada风格的硬件描述语言用于军事电子的设计文档。然而，随着VHDL成为IEEE标准，日本军方和产业后来还是转向了VHDL，因此本土语言影响有限。同样，日本半导体厂商也自行制定过版图数据格式和接口标准，但最终都让位于国际标准（如GDSII格式被广泛接受）。
本地IP（知识产权）方面，80年代日本的概念还主要体现在标准单元库和宏单元的积累。日本IDM为了提高设计复用率，构建了大量的电路模块库，包括算术单元、存储器编译器、接口宏等。这些设计块并没有以IP商品出售，但在各公司内部广泛复用，加快了产品开发速度。可以将其视为“内部IP”。NEC等还尝试将某些核心技术模块推向国际标准，例如NEC在1980年率先开发了单芯片数字信号处理器（μPD7720）[142]并推广其应用，为日后DSP IP的概念埋下伏笔。
需要指出的是，日本在EDA商品化上的迟缓部分源于80年代产业策略使然。日本半导体企业当时更加垂直整合，倾向于自产自用所有关键技术，而非对外输出软件工具。他们认为设计工具是公司的竞争力之一，不愿分散精力经营软件业务。同时，日本企业的软件商品化能力和国际市场营销也相对欠缺，这与硅谷EDA创业文化差异明显。因此，尽管日本80年代在EDA技术上有不少尝试，但并未出现类似Synopsys、Cadence、Mentor那样面向全球市场的EDA公司。本土出现的EDA厂商屈指可数，如创建于1984年的宏基技术研究所（后来更名为Celoxica Japan）等，影响力有限。进入90年代后，日本一些EDA研发人员陆续加入国际主流，例如日立和富士通的EDA团队与美国公司合作开发工具，人才和技术输出到海外。总体上，80年代日本在EDA上的自研投入主要强化了自身IC设计能力，但未能转化为独立产业输出，这也为后续在EDA领域与美竞争乏力埋下伏笔。
日本在EDA产业化中的策略与反思
面对美国EDA产业在80年代的迅猛发展，日本的反应显得相对迟缓和保守。从策略上看，日本更多是依托IDM优势来应对EDA挑战，而非主动开拓EDA软件行业。一方面，日本企业继续深化垂直整合模式，把EDA视为内部支撑环节，通过联盟和协会共享一定资源。例如，通产省曾组织日本IC厂商共同开发标准单元库和设计工具，但因为各公司利益不同，协作程度有限。另一方面，日本在80年代末逐渐意识到国外EDA工具的重要性。许多公司开始采购美国EDA软件用于设计中，如引进Cadence的DRC/LVS验证工具、Mentor的PCB软件等，以提升效率。特别是在逻辑综合出现后，日本公司发现Synopsys的Design Compiler能够极大提高ASIC设计速度，纷纷购买使用。这表明日本在EDA关键节点上还是选择了实用主义，引进外部最佳技术而不是死守自研。
然而，这种策略带来的问题在90年代初逐渐显现：当芯片设计对EDA工具依赖日增时，日本没有掌控自主EDA产业，设计流程受制于美国产品。一个直接后果是成本和灵活性受限。美国EDA厂商的软件许可费高昂，蚕食了日本芯片公司的利润。同时，工具更新受供应商控制，日本工程师对工具的改进定制也受到限制。这引发了日本业内的反思和焦虑。加之90年代日美半导体地位此消彼长，日本政府和产业开始重新审视EDA领域的不足。
在90年代中期，日本采取了一些补救措施。例如，成立专门机构（如Selete联盟）加强EDA和工艺研发，以追赶美国[143]。又如推进产学研合作，支持大学研究EDA新技术，希望培养本土EDA人才。然而，由于全球EDA市场此时已被几大美企瓜分，日本后来居上的难度极大。许多日本EDA计划成果有限，最终日本半导体设计工具仍以采购美国Synopsys、Cadence、Mentor产品为主。本土仅存的一些EDA小公司多专注于细分领域（比如典型的日本公司Silvaco，虽然总部在美但创始人日裔，其TCAD工具有所建树）。
日本在EDA产业化上的迟缓反应，可以归结为几方面原因：首先，80年代日本聚焦制造工艺和硬件创新，低估了软件EDA作为独立产业的战略价值。其次，语言文化差异和市场运作模式，使日本公司难以在EDA软件领域和硅谷创业公司竞争。第三，垂直整合思维使其错过了把EDA产品商品化、服务全球的机会。反观美国，同期许多EDA公司是从大公司CAD部门裂变出来创业的[144]（如Synopsys源自GE、ECAD源自Gould等），而日本鲜见此类创业氛围。这导致日本EDA与美国差距逐渐扩大。进入21世纪后，日本在EDA产业中处于追随者地位，不得不依赖进口工具。这一点在EDA市场份额上可见端倪：截至2010年代，美国EDA公司占据了全球约90%的市场，日本厂商几乎可以忽略不计。这是日本半导体产业在辉煌过后留下的一个教训。总结而言，1980年代日本在EDA方面投入不少但产出有限，其策略保守和商业化滞后导致错失建立自主EDA生态的黄金时期。
芯片设计范式的变革
IDM内部工具与商业EDA的分化
在电子设计自动化兴起以前，半导体公司普遍采用自给自足的方式开发设计工具。像贝尔实验室、英特尔、德州仪器等大型IDM（垂直整合器件制造商）都有庞大的内部CAD团队，为自家芯片设计开发定制软件[144]。这些“自制EDA”工具并不对外销售，作为内部资源保证产品开发。当时，设计方法是各大公司核心竞争力的一部分。然而，随着EDA作为独立产业在80年代形成，出现了内部工具与商业EDA分化的趋势。
在1981年前后，一批从大型IDM和系统公司的专家离职创业，成立了专注EDA的软件公司[145]。他们看准了ASIC时代更多设计团队需要专业工具的机会[38]。Daisy、Mentor、Synopsys等公司的崛起，使得EDA外包化成为可能：芯片设计者可以购买第三方的软件工具，而不必完全依赖自研。起初，大公司对外部EDA持观望态度，但很快意识到外部工具的先进性和成本优势。例如，IBM虽然有强大的内部CAD，但在90年代初仍采购了Synopsys的Design Compiler来加速设计流程。原因在于商业EDA公司聚焦技术突破，投入比内部团队更集中，软件质量和更新频率往往更好。这样，连顶尖IDM也开始接受外部EDA。
对于中小IC设计团队，商业EDA更是福音。他们通常没有资源开发复杂工具，只能依赖买来的EDA软件。80年代ASIC业务的蓬勃（如海思_logic, LSI Logic等无厂半导体公司出现）就是建立在第三方EDA工具基础上的[38][146]。一些半导体公司甚至干脆解散了内部CAD部门，全盘采用市场EDA解决方案，以降低成本。这种行业分工的转变，使EDA工具供应成为一个独立市场，芯片公司专注产品定义和电路设计本身。
当然，这并非一夜之间完成。IDM内部工具与商业EDA共存相当长时间，有的领域内部工具更强（如Intel在微架构仿真上有私有工具），有的则商业EDA领先（如逻辑综合）。但大体趋势是：经济规模效应令内部开发不具优势。EDA软件开发需要不断投入研发，而单一公司摊销成本过高，不如众多客户分担。商业EDA公司通过卖给多家客户回收成本，从而能持续升级产品。久而久之，大多数内部EDA工具被商业工具取代或整合。例如，日本NEC在90年代后也逐步用Synopsys/Cadence替换了自研的很多工具，仅保留少数差异化软件。到2000年左右，除了极少数领域（如Intel的定制CPU设计工具），全球主要芯片设计流程都建立在商业EDA工具上。内部EDA退居次要或辅助地位。
这一下游产业格局的变化也促使许多IDM高管开始参与EDA行业决策，比如Sematech联盟中就涉及推动EDA技术进步[139]。设计公司和EDA公司关系变成了合作伙伴而非从属关系。总之，1980年代确立了这一分水岭：EDA从IDM附属转为独立产业，在整个半导体生态中占据不可或缺的一环。芯片公司将EDA视为供应链的一部分，通过采购最佳工具来增强竞争力，而不再坚持事事自造。这场范式转变极大地提高了整个行业的效率和专业化程度。
工程工作站普及与“设计自动化”理念传播
芯片设计范式的演变离不开计算平台的发展。1970年代，设计工具运行在昂贵的大型机或迷你机上，使用门槛高且资源有限。80年代初，工程工作站（Engineering Workstation） 的兴起改变了这一状况[134]。Apollo计算机公司1980年推出DN系列工作站，随后Sun Microsystems、HP等也发布Unix工作站。这些工作站具备图形显示和较强计算力，却比小型机价格低很多，非常适合工程师个人使用。EDA公司敏锐地抓住这一浪潮，将软件移植到工作站平台上，使每位芯片设计师都有自己终端进行设计成为可能[147][23]。工作站的普及 democratized EDA工具使用。一名工程师可以在办公桌上的Apollo或Sun机器上运行EDA软件进行原理图编辑、仿真调试，无需排队使用共享主机资源。这大大提高了设计效率和并行开发能力。
工作站的图形界面也推动了EDA工具的人机交互改进。以前很多CAD软件基于文本或简单矢量终端，工作站则提供高分辨率显示和鼠标等设备，使得交互式原理图和版图编辑、波形调试更加直观便捷[148]。Mentor Graphics等公司在Apollo上开发出友好的图形界面CAE系统，就是这一时期的代表[149]。设计师可以“所见即所得”地操作，大幅减少了设计出错和返工。由此，“工程自动化”理念深入人心：既然计算机图形和程序可以协助完成如此多设计任务，那么进一步自动化更多环节成为自然而然的追求。
因此，在80年代中后期，各大公司和媒体纷纷宣传“用计算机自动化工程设计”的愿景（这正是EDA名称Electronic _Design Automation_的由来）。这个理念激发了更大胆的研究，例如把人工智能引入设计流程、进行知识库驱动的辅助布线、甚至尝试全自动电路生成（所谓硅编译）。虽然大多数尝试未成熟即夭折，但**“让软件尽可能代替人工”**的思想从此成为EDA发展的主线[150][151]。逻辑综合就是在这种理念鼓舞下取得成功的例子。还有一些创新如约翰·奥斯特豪特在伯克利开发的Magic版图编辑器和Larry Nagel的SPICE，都体现了通过软件工具提升工程效率的巨大潜力。
工作站带来的另一个变化是设计团队组织方式 的转变。过去依赖集中式计算资源时，设计往往是串行流程，有专人分别负责不同阶段。而当每人有工作站后，设计可以更平行化，个人能够承担多阶段工作，或者多个工程师并行进行子模块设计。这种并行开发加速了项目进展。同时，地理分布式协作也开始出现：通过联网的工作站，不同地点团队可以共享设计数据并协同。这为EDA工具加入版本管理、设计数据库等功能提出了要求，促成了Cadence后来开发Design Framework等协作平台的动机。
总的来看，工程工作站的普及是芯片设计范式变革的技术基石之一。它将计算能力推向个人，让“电子设计自动化”从口号变成了日常实践[134]。也正因如此，EDA行业在80年代末才真正起飞——有了廉价强大的计算平台，EDA软件才能大规模部署，整个行业的生产率获得数量级提升。设计自动化理念也因此广为传播，电子工程师开始相信，许多传统上依赖人力的设计任务都终将通过EDA工具实现自动化或辅助自动化。这种思想解放直接催生了90年代此后EDA技术的不断创新和演进。
EDA对设计周期、成本与可靠性的影响
电子设计自动化对芯片开发的周期、成本和可靠性产生了深远的变革性影响。首先在设计周期上，EDA工具的应用使芯片设计所需时间大幅缩短。以规模为数万晶体管的ASIC为例，在没有EDA或仅有基本CAD工具的年代，设计一个复杂芯片可能需要数年时间，包括繁琐的手工绘图和调试。而引入EDA（原理图/仿真/综合/布线自动化）后，同等规模设计或许几个月即可完成[68][69]。逻辑综合、自动布线等工具通过自动化使得设计迭代周期从按年计算变成按周甚至按天计算。例如，设计人员改动电路后，不必手工重绘连线，只需重新运行综合和布线工具，很快得到更新设计。这种敏捷性让项目能够更快试错和优化，从而压缩了上市时间。80年代后期ASIC代工兴起，一个重要推动因素就是EDA缩短了设计周期，使得芯片定制在产品生命周期内变得可行。
在设计成本方面，EDA亦带来革命。过去开发一款芯片，需要耗费大量人力，而顶尖设计工程师非常稀缺昂贵。EDA工具通过提高单个人员效率，降低了每晶体管设计的人力成本。同时，由于设计变更成本下降，公司可以探索更复杂的设计而不担心大量返工开销。尽管EDA软件本身价格不菲（大型工具套件每年许可费数万美元以上），但与节省的人月成本相比仍是划算的投入。此外，EDA降低了进入芯片设计领域的门槛，使中小企业也能开展芯片开发[38]。80年代末，出现了许多无晶圆厂芯片公司（Fabless）和ASIC设计中心，他们通过购买EDA工具就可利用代工资源完成芯片设计制造。这种商业模式的诞生归功于EDA带来的成本结构变化——设计资源从人力为主转向软硬件工具为主，规模经济效应使得工具成本在多项目上摊薄后反而更经济。
对于设计可靠性和质量，EDA工具的贡献同样巨大。自动验证和规则检查工具使得在设计阶段即可发现和纠正潜在问题，避免昂贵的流片错误。举例来说，Calma公司的DRC工具在80年代就成为IC制造良率的守护者，设计人员在提交版图前先用DRC软件检查数万条设计规则，从而大幅降低 制版出错概率[111]。逻辑仿真工具确保芯片在投片前功能上已经过全面验证，减少了功能性失误。更高级的形式验证在90年代兴起，也是在EDA提供的算法支持下对设计可靠性提供数学保障[152]。此外，EDA工具能对电路进行优化, 不仅提升性能也增强了可靠性。例如版图布线软件会考虑电气规则，避免过细连线或长距离线导致的可靠性隐患。等效检查工具则确保综合前后的设计逻辑一致，不会因为自动化过程引入差错[98]。这一系列措施让芯片在试产时成功率大大提高。据统计，到90年代中期，采用良好EDA流程的芯片一次成功（first silicon success）率相比80年代初几乎翻倍。这意味着研发风险和成本显著降低。
最后，从产业层面看，EDA的应用推动了更大规模集成的可能。因为设计工具不断进步，工程师敢于挑战更高集成度的芯片——他们相信EDA软件能够驾驭亿级晶体管的复杂度[70]。没有EDA，就无法协调如此庞杂的设计数据和约束。因此摩尔定律的持续，不仅靠制造技术，也靠设计技术。EDA的进步与半导体工艺进步相辅相成，共同决定了芯片发展的节奏[70][153]。总而言之，1980年代EDA技术对设计周期、成本、可靠性带来的变革是革命性的。它提高了生产率，降低了门槛和风险，将芯片设计从一种“手工作坊式艺术”转变为“工程化工业流程”。正如Synopsys公司所强调的，没有EDA，就不可能设计和制造现代高度复杂的半导体器件[154]。这一点在当今已成为共识。
全球EDA格局的显现
美国EDA主导地位的确立
经过1980年代的发展，美国无可争议地确立了在EDA领域的全球主导地位。从公司数量、市场规模到技术领先性，美国EDA产业均遥遥领先于其他国家。以“三巨头”Synopsys、Cadence、Mentor为核心的美国公司，在逻辑综合、版图实现、仿真验证等关键技术上占据统治性优势[131][40]。这些公司不仅服务美国本土客户，还将EDA软件销往欧洲、日本等全球主要芯片设计中心，使美国EDA标准事实上成为国际标准。美国的EDA工具几乎成了全球通用语言，比如硬件描述语言VHDL/Verilog皆出自美方主导的IEEE标准，版图格式GDSII亦由美国Calma公司定义[155]。更重要的是，美国在EDA领域形成了强大的创新生态：顶尖大学（如卡内基梅隆、伯克利、MIT等）提供人才和前沿算法，美国企业则将之快速商品化推向市场[156][157]。这种产学研结合模式让美国EDA技术持续迭代，难有他国能够匹敌。
美国EDA主导的另一个体现是行业组织与大会的影响力。设计自动化大会（DAC）、国际计算机辅助设计会议（ICCAD）等每年在美国举办，吸引全球EDA领域参与，会议议程和成果很大程度上代表了技术走向。此外，美国还主导成立了电子设计自动化联盟（前身为EDAC），凝聚产业力量。国际标准化方面，无论HDL标准、EDIF接口，还是后来P1364测试标准，美国专家都发挥主导作用。这确保了美国公司的声音在标准中得到充分体现，从而维护其产品优势。
市场数据也说明问题：据后来的统计，1990年代中期全球EDA市场规模约20亿美元，其中超过八成都由美国公司创造[158]。日本、欧洲公司加起来仅占不到20%。这一格局使得芯片设计流程几乎完全依赖美国供应商。半导体产业虽然在制造和IP等环节多国参与，但EDA这一关键链节牢牢掌握在美国手中，成为美国科技竞争力的重要组成部分。
欧洲的EDA探索与学术贡献
相较美国，欧洲在EDA商业领域的作为较为有限，但在学术研究和局部技术上做出了一定贡献。1980年代，一些欧洲国家意识到在IC设计工具上的差距，尝试开展EDA研发计划。例如，德国汽车与电子巨头戴姆勒-奔驰公司就曾投入研发自用的EDA工具，特别关注于混合信号电路和汽车电子设计。然而，其规模和成果远不如美国同行，也没有形成独立公司输出EDA产品（戴姆勒后来在90年代通过子公司与Mentor合作，从用户角度推动了线束设计EDA的发展[159][160]）。
欧洲更多的贡献体现在学术界。很多EDA基础算法和概念源自欧洲研究者。举例来说，1970-80年代逻辑综合的重要理论成果——如Petrify算法、限界搜索等等，有部分是欧洲学者提出。再如硬件描述语言方面，英国国防机构DRA在1982年开发了ELLA硬件描述语言，用于军用电子系统的设计[161]。ELLA虽然没有广泛流行，但其一些思想对后来VHDL的完善有参考价值。另外，英国牛津等大学在形式验证领域贡献突出，开发出了硬件验证语言和模型检验技术，对EDA验证工具影响深远。法国也有一些EDA初创，如Dolphin Integration（1985年成立）专注于模拟IP和仿真工具。
值得一提的是，欧洲委员会在80-90年代资助了若干协作项目试图缩小差距。ESPRIT计划下就有EDA相关课题，例如开发高层次综合、系统级设计方法等。然而，这些项目多偏理论研究，难敌美国产业界的快速实现，最终对商业格局影响有限。倒是欧洲学者在国际EDA会议和期刊上发表大量论文，为EDA理论宝库添砖加瓦。例如，比利时鲁汶大学、德国慕尼黑工大等在布局布线算法、模拟优化等方向的论文备受引用，被美国EDA公司采纳改进产品。可以说，欧洲更多扮演了学术源头的角色，而产业界缺乏承接和发扬这些成果的土壤。
在实际EDA应用上，欧洲芯片设计公司主要还是美国EDA工具的用户。当然，欧洲工程师的需求也推动了一些本地化改进。比如，欧洲特别关注模拟与数字混合设计（因为在汽车、通信领域强项），这方面Cadence的模拟工具（如Spectre电路仿真器）就是在与欧洲用户互动中不断改进。又如英国ARM公司在90年代崛起时，由于其处理器设计需要特定优化，一些EDA厂商也为其定制功能，这也是欧洲对EDA产品迭代的间接贡献。
综合而言，欧洲在80年代EDA领域没有诞生比肩美国大厂的企业，但通过科研贡献和高要求用户的身份，对EDA技术演进起了一定促进作用。欧洲模式强调开放科学和合作，但缺乏商业推进力。这与EDA产业恰好相反：EDA需要快速商品化和不断投资，欧洲相对保守分散，不利于EDA企业成长。因此全球EDA格局中，欧洲未能成为主要力量。然而，不可忽视的是，欧洲学术界为EDA培养了大量人才，这些人才很多后来流向美国公司或跨国企业，将欧洲的智力成果融入了全球EDA发展之中。
接口标准与工具互操作的早期尝试
随着EDA工具品类在80年代末日益丰富，不同工具之间的数据交换和互操作性成为一个突出问题。早期，每家EDA公司都有自己专有的数据格式，设计流程常需要手工转换格式，非常低效。为了解决这一痛点，业界在80年代末发起了多个标准化接口的尝试。其中最重要的一个成果就是EDIF（Electronic Design Interchange Format）。EDIF是一个中性格式，用于描述电子电路的网表和层次结构[77]。1988年发布的EDIF 2.0版本成为当时事实上的标准交换格式，许多EDA工具都支持EDIF输出/输入，方便用户在不同公司工具间移植设计。例如，设计者可以用Mentor的软件画原理图，导出EDIF网表，再在Cadence的布局布线工具中导入，实现跨厂商流程。这种互操作能力极大便利了用户，因而受到推崇。
除了EDIF，版图级也有标准：GDSII格式（又称“流片文件”格式）早在70年代末由Calma公司定义，80年代沿用并成为通用标准[155]。几乎所有版图设计工具都以GDSII作为输出，这是一种事实标准的互操作性。测试向量格式也出现了标准，如IEEE 716 (STIL)等，用于在EDA生成测试图形后供ATE测试仪使用。
在仿真与综合等领域，接口标准也在酝酿。例如，Verilog和VHDL作为语言标准，本身提供了前端描述的统一；而后端时序分析需要标准的延迟格式，业内制定了“SD格式”（Standard Delay Format）来在综合、仿真、静态时序分析工具间传递时序信息。这些标准的出台保证了设计流程各阶段工具可以共享信息而不失真。
工具互操作另一个维度是在设计环境层面。Cadence在80年代末就提出设计框架（Design Framework）的概念，开发通用数据库让自家不同工具共用，以提高集成度。这是单公司内整合。跨公司方面，到了90年代初出现了CAE/CAD框架协定，一些第三方尝试充当“EDA集成平台”（如Silicon Integration Initiative的开放环境），提供API供不同厂商工具调用，从而实现互操作。然而，这种雄心勃勃的计划在当时收效有限，因为各EDA厂商基于商业利益不愿过度开放核心技术。不过，他们至少愿意在数据格式上合作，以满足客户基本需求。因此80年代末的接口标准主要限于数据层而非程序接口。
国际标准组织如IEEE也在推动EDA标准化。IEEE除了标准化VHDL、Verilog语言，还在1989年制定了VHSIC硬件描述语言接口（VHDL Initiative Toward ASIC Libraries, VITAL） 标准，使VHDL可用于生成标准单元库的时序仿真模型。这提高了不同仿真器对一致库模型的支持。再比如，IEEE于1987年推出了计算机集成制造（CIM）框架尝试规范EDA/半导体制造数据交换。
整体来看，1980年代末的这些互操作性努力为后来EDA工具生态的和谐打下基础。虽然各大公司竞争激烈，但在基本数据标准上逐渐达成共识，因为客户要求工具链开放而非被一家绑死。用户希望能够“mix-and-match”最优秀的不同公司工具，而接口标准使之成为可能。日后，互操作性更进一步，在90年代形成比如Synopsys的开放脚本语言、Cadence的开放Access数据库等，但这些属于后话。就80年代而言，首次探索接口标准已经让EDA行业从“各自为政”走向“部分融合”，这是产业成熟的标志之一。
阶段性总结：技术演进脉络与产业格局
技术演进的逻辑图谱
综观1980年代EDA产业的发展，其技术演进脉络清晰可绘：从IC版图几何CAD到计算机辅助工程（CAE）再到电子设计自动化（EDA），每个阶段都有核心驱动力和代表技术。在70年代，Calma等公司的CAD系统解决了IC物理版图绘制问题，但不知道电路逻辑[73]。进入80年代初，随着Mead-Conway方法论传播[162][163]，行业将注意力转向前端电路设计。这催生了Daisy、Mentor、Valid三巨头，以工作站平台提供集成的原理图、仿真等CAE工具，实现了从几何设计向逻辑设计的提升[164][1]。然而，CAE时代工具仍未能应对日益增长的芯片规模。技术曲线在80年代中后期出现拐点：逻辑综合横空出世，把设计抽象提升到RTL级，显著简化了数字电路实现流程[41]。以Synopsys为代表的新兴EDA公司引领这波浪潮，EDA行业由此进入“综合与验证”并重的新时代[40]。
在这个演进过程中，各关键技术节点前后关联、层层递进：HDL语言标准化为逻辑综合铺平道路[165]，综合又要求更强的后端自动化（因此推动布局布线算法和时序分析进步）。版图自动布线技术从IBM等公司模拟退火算法到Berkeley大学的经典工具（TimberWolf等）[166][167]，在80年代不断成熟，支持了标准单元设计方法。这又促进了综合输出单元网表直接进行物理实现的可行性。仿真验证技术从门级逻辑仿真拓展到RTL仿真，再到硬件仿真、形式验证，逐步完善[168][169]。可以说，EDA技术如同一块多层蛋糕，各层相互作用[170]。每一项突破（例如BDDs用于形式验证[168]、AWE用于寄生提取[171]）都强化了EDA工具整体能力。而1980年代正是奠定这些层次的关键时期：到十年末，EDA已经涵盖电路设计的大部分环节，并初步实现了自动化和集成化，为后续进一步提升做好了准备。
企业演化路线梳理
从企业角度看，80年代EDA行业经历了创生—扩张—整合的动态演化。早期，由大型电子公司内部CAD部门派生出众多创业公司，如Daisy（源自Intel员工）、Mentor（Tektronix背景）、Synopsys（GE背景）、Cadence（NatSemi和Gould背景）等[2][110][172]。这些新公司各据一方，形成百花齐放的创新局面。中期，随着市场竞争加剧和技术要求提高，领先企业通过上市融资和兼并扩展实力，行业进入扩张期。Cadence就是此阶段兼并壮大的典型，其吸纳了ECAD、Gateway等公司构建综合实力[173][87]。Synopsys则凭借自身革命性技术实现营业额爆发式增长，也通过并购（如收购Logic Modeling、Viewlogic、Avant!等在90年代）完善产品线[128][122]。Mentor经历危机后引入新管理，亦开始稳步收购补强（购买优效仿真器、Calibre验证等）[35]。整个行业格局逐渐向“三巨头”集中[40]。到80年代末，Cadence、Synopsys、Mentor已经崭露头角，奠定了EDA市场此后三足鼎立的基本格局。
同时，一批早期公司如Daisy、Valid的衰落和退出[10][7]，反映出技术与市场瞬息万变，适者生存的铁律。它们的遗产有的被继任者吸收（Valid并入Cadence，Daisy部分技术流入Intergraph等），有的销声匿迹。另一些专注细分市场的厂商通过差异化生存下来，例如专做模拟工具的Anacad（德国公司，90年代被Mentor收购）、主攻PCB设计的OrCAD（后来卖给Cadence）等。这些并购又进一步强化了巨头的一站式能力，形成良性循环：大公司越强，越能投资新技术或收购新技术，公司价值水涨船高。EDA企业演化的路线图也与半导体行业结构演变相呼应。80年代后期，无晶圆厂（Fabless）模式和专业代工兴起，这批新芯片公司需要外部工具支持，加速了EDA商业市场扩张[38]。EDA公司顺势发展，反过来又推动Fabless设计能力提升。可以说，EDA企业的发展是紧扣着整个半导体产业脉搏的，其兴衰与技术更替直接影响芯片行业创新速度。
市场规模与商业模式转型分析
1980年代EDA产业的市场规模从无到有并稳步增长。粗略估计，1980年时商业EDA市场几乎为零（只有少量CAD软件销售），到1990年已达到数亿美元级别的年营收。根据业界统计，EDA收入长期约占半导体行业收入的2%左右[158]。1988年全球半导体市场约500亿美元，那么EDA市场可能在10亿美元左右量级。其中，美国公司占绝大部分份额[174]。这一规模虽远小于芯片销售额，但考虑到EDA产品是高利润软件，其产值含金量很高，影响力更不可以营收比衡量。
商业模式上，80年代EDA公司经历了从硬件打包销售向纯软件许可的转型。早期Daisy、Valid出售的是整套CAE工作站（软硬件捆绑），利润来自硬件和软件双重来源[175]。但随着开放工作站普及，EDA厂商逐步转为卖软件授权，在客户现有工作站上运行。这种模式在80年代末成为主流，Mentor等公司率先实践，Synopsys则干脆从一开始就没有硬件产品，完全靠软件许可费盈利。软件许可模式又细分为永久授权和租赁许可两类。80-90年代，永久授权（一次性高价买 断，另收维护费）较为常见。但也出现了年度租赁、按需计时等新尝试，以降低客户初期投入。Cadence在90年代初开创了“托管租赁”（customer partnership）模式，与大客户签订长期合作协议，打包多款工具按年收费，这是商业模式创新的例子。
此外，服务与支持成为EDA盈利重要组成。EDA工具复杂，需要培训、方法学咨询等，厂商于是提供专业服务获取收益。80年代末，不少公司建立了客户支持团队，并将其作为商业模式一环。Synopsys等还通过举办用户大会、培训班等增强客户黏性。这预示着EDA从单纯卖软件向“软件+服务”模式拓展。
值得注意的是，EDA行业的盈利模式在80年代开始出现高度集中趋势。即领先厂商凭借核心工具（如Synopsys的综合、Cadence的版图、Mentor的PCB）攫取主要利润，小玩家难以撼动。这导致EDA市场份额向少数者集中，形成进入90年代的“三分天下”局面[40]。这种格局下，价格体系相对稳固，EDA软件定价高昂但客户别无选择，行业总营收稳步上升。例如1990-1995年，EDA市场年增长率保持在10-15%，远超同期半导体行业增速。当半导体遇到周期低谷时，EDA也表现出一定韧性，因为设计活动通常在制造投资之前进行，不完全同步。
总之，1980年代末的EDA市场已经从萌芽走向成熟。规模上达到数亿美元量级，商业模式完成从硬件附属到独立软件服务的转变，市场结构由群雄竞起走向寡头垄断。这一时期奠定的产业基础使EDA在90年代迎来了更高速的发展，也意味着电子设计从此进入了**“无EDA不设计”**的新纪元：EDA工具不仅是辅助，而是芯片创新不可分割的组成部分。
