三菱高速EML封装优化仿真验证
今年的OFC，针对高速EML的封装优化，三菱在现场报告中给了一些建议，在减小EA寄生电容的基础上，除了常规的减短打线长度，使用小尺寸薄的substrate外，另外三菱还推荐使用低介电常数的玻璃基板来减小电尺寸，从而抑制或削弱链路中的多重反射。三菱报告中的make the electrical length longer应该是写反了，介电常数越低，光在介质中的传播速度越快，同样的物理尺寸，对应的时间延迟越小，就相当于减小了电尺寸，所以应该是make the electrical length shorter。如下图，传统的sub设计都是AIN的，如果要切换为glass（DK=3.8）sub，有两种形式，一种是纯glass，另外就是AIN和glass混合基板设计。由于glass的导热系数很差，无法给EML芯片散热，所以需要给EML正下方的glass打上很多散热过孔。但是glass很脆，且表面不易活化，化学镀金时可能出现覆盖不均或空洞，所以glass打密集过孔的工艺还需要再深入调研下。综合散热和RF性能来看，还是AIN和glass的混合基板设计比较好，EML仍然贴在高导热系数的AIN上，EA的输入一侧使用小的glass基板，一方面是用来减短EA输入打线长度，另一方就是前面提到的减小电尺寸进而抑制多重反射。
接下来是参考报告中的示意图，建立HFSS 3D + circuit联合仿真的结果分析。首先建立一个很简单的hybrid sub-mount模型，小的玻璃基板的长度为0.3mm，靠近EML一边存在侧面镀金，50ohm的标准阻抗设计，如下图：使用的EA寄生参数如下表，Cea = 80fF，从报告中展示的图片来看，这个80fF还算偏大的，现在三菱的EA的结电容已经下降到50fF了，绝对是国际领先水平。在上面的寄生参数下，COC的仿真带宽为92.5GHz。其实这里可以做一个思考，同样0.3mm宽度的AIN小sub，性能表现如何呢？将小sub换为AIN，由于介电常数AIN=8.8，比玻璃大很多，同样的50ohm tline设计，RF走线的线宽和线距要做相应的调整。下图为AIN sub模型，左边的是不带GND过孔的，右边的带GND过孔。 著作权归作者所有，欢迎分享，未经许可，不得转载
首次发布时间：2025-08-09
最近编辑：1天前
作者推荐
