首页/文章/ 详情

通信系统关键指标解析:EVM 的原理、测量与 SystemVue 仿真验证

10小时前浏览1

一、引言

在数字通信系统设计中,误差矢量幅度(EVM)和误码率(BER)是评估信号调制质量与传输可靠性的核心指标。本文基于 SystemVue 仿真平台,详细阐述搭建完整通信收发系统的关键步骤,并通过实测数据揭示射频器件非理想性对 EVM 和 BER 的影响机制,为通信系统优化提供理论与工程实践指导。

二、SystemVue 仿真系统搭建

2.1 基带与射频链路架构

发射链路采用 QPSK 调制方案,核心模块包括:

基带信号生成器(速率 3.84Mbps,滚降系数 α=0.35 的根升余弦滤波器);

IQ 调制器(理想模型与非理想模型可切换,支持幅度不平衡、相位不平衡参数设置);

射频模块:功率放大器(非线性模型,支持饱和功率 PSat、噪声系数 NF 设置)、混频器(超外差结构,支持边带抑制、本振泄漏参数)、本振(带相位噪声模型,可设置相位噪声功率密度)。

接收链路包含镜像射频模块与 IQ 解调器,解调输出经匹配滤波器后接入 BER 计数器。

测试模块

EVM 测量:发射端插入模拟域 EVM 控件(模型 EVM_Env),接收端插入复数域 EVM 控件(模型 CX),配置参数包括调制类型(QPSK)、滤波器类型(升余弦 / 根升余弦)、测量符号数(1000 符号);

频谱分析:接入频谱仪观察信号频谱与杂散分布。

三、EVM 影响因素与仿真验证

3.1 调制器非理想性的影响

幅度与相位不平衡

理论分析:当调制器幅度不平衡为 0.2dB(约 2.3% 幅度误差)、相位不平衡为 2° 时,根据 EVM 公式

可以根据EVM的公式计算出此时的EVM分别为1.1%,1.7%,综合计算结果EVM为2.03%

仿真结果:SystemVue 实测 EVM RMS=2.09%,与理论值吻合,星座图出现椭圆化与旋转,频谱无明显杂散但信噪比(SNR)从 60dB 降至 33.58dB。

3.2 射频器件的非线性效应

功率放大器非线性

参数设置:设置放大器饱和功率 PSat=0.032W(约 15dBm)、噪声系数 NF=7dB,引入三阶交调失真;

实测结果:EVM RMS 升至 5.7%,邻道功率比(ACPR)降至 - 25dBc,频谱显示明显带外杂散,表明放大器非线性是 EVM 恶化的主要来源。

本振相位噪声

参数设置:本振相位噪声功率密度设为 - 120dBm/Hz(模拟实际锁相环噪声);

实测结果:EVM RMS 从 2.09% 升至 2.52%,相位误差 RMS 从 0.66° 增至 0.767°,频谱基底噪声抬升,验证相位噪声对相位误差的累积效应。

3.3 混频器的影响

在超外差架构中,混频器的边带抑制(-20dB)和本振泄漏(-50dB)对 EVM 影响较小,但零中频架构需重点优化边带抑制指标(需优于 - 50dB)以避免直流偏移导致的 EVM 异常。

四、EVM 与 BER 的数学关联与仿真验证

4.1 数学推导

对于 QPSK 调制,EVM 与 BER 的近似关系为:

其中,EVM 通过缩小星座点最小欧氏距离降低解调裕量,导致 BER 随 EVM 增大呈指数级上升。

4.2 仿真验证

理想场景:EVM=0.09%,SNR=60dB 时,BER 接近 0,对应星座图呈标准正方形;

非理想调制器场景:EVM=2.09%,SNR=33.58dB 时,理论 BER≈(10^-256)(高 SNR 下误差可忽略);

放大器恶化场景:EVM=5.7%,SNR=31.957dB 时,实际 BER 可通过添加高斯噪声源进一步测试,验证 EVM 对低 SNR 场景的显著影响。

五、系统优化策略

分模块隔离测试

通过短路射频器件,先验证基带与调制器的理想 EVM(如 0.09%),再逐步接入放大器、本振等模块,量化各环节对 EVM 的贡献度(如放大器贡献约 3.6%,本振贡献约 0.43%),优先优化影响最大的器件。

六、结论

本文通过 SystemVue 仿真完整复现了通信收发系统的 EVM 与 BER 测试流程,揭示了调制器不平衡、放大器非线性、本振相位噪声等因素对信号质量的量化影响。EVM 作为调制精度的综合表征,其数值变化直接关联着星座图失真程度与误码率边界,而 SystemVue 提供的模块化仿真环境为分阶段定位问题、优化系统设计提供了高效工具。在 5G/6G 通信系统设计中,结合 EVM 的理论分析与仿真验证,可显著提升硬件选型与算法设计的针对性,确保系统满足高调制阶数下的严苛性能要求。

 

来源:射频通信链
ACPSystem非线性通信理论
著作权归作者所有,欢迎分享,未经许可,不得转载
首次发布时间:2025-07-29
最近编辑:10小时前
匹诺曹
签名征集中
获赞 6粉丝 39文章 396课程 0
点赞
收藏
作者推荐

Buck电路PCB布局的关键是什么?

本期内容 在DCDC电源电路中,PCB的布局对电路功能的实现和良好的各项指标来说都十分重要。今天我们以Buck电路为例,分析如何进行合理PCB layout布局以及设计中的注意事项。01 功率回路 如图1(a)和1(b) 展示的分别是上管开通和关断时的电流回路,即我们通常说的功率回路部分。这部分电路负责给用户负载供电,承受的功率较大。电路中的上下管一般使用MOS管,由芯片内部产生的PWM信号来控制他们进行高速的开断。而后半部分电路中的电感和电容组成了一个LC滤波电路,故不会存在一个较高的电流变化趋势。 图1(a) 图1(b) 图1(c)结合上管和下管,即Q1、Q2的电流波形(图1(c)),不难发现,只有在两个开关管的部分会出现高电流转换速率。由于PWM信号处电压的快速变化,SW点会产生较强的噪声。所以我们在PCB布线时需要特别注意,尽可能减小这一快速变化环节的面积来减少对其他部分的干扰。可喜的是,随着集成工艺的进步,目前大部分电源芯片都将上下管集成到了芯片的内部,只有较少数的应用需要外置MOS或是二极管。02 功率回路的PCB布局 对于一个常见的buck芯片,其电感充电功率回路中包含输入电容,集成在芯片内部的上管MOSFET,功率电感以及输出电容等器件。而电感放电功率回路中则包含功率电感、输出电容和集成在芯片内部的下管MOSFET等。 图2(a) 电感充电功率回路 图2(b) 电感放电功率回路在进行PCB布线时,这两个功率回路走线要尽可能的短粗,在保证通流能力的情况下保持较小的环路面积,这样可以减少对外辐射的噪声。输入电容: 需就近放在芯片的输入Vin和功率地PGND,来减少寄生电感的存在。因为输入电流不连续,寄生电感引起的噪声可能会超过芯片的耐压以及对逻辑单元造成不良影响。VIN管脚旁边至少要有1个去耦电容,距离最好小于40mil,用来滤除来自电源输入端的交流噪声和来自芯片内部(倒灌)的电源噪声,同时也会起到储能作用。 SW点: 是开关节点,为噪声源,所以应在保证电流的同时保持尽量小的面积,远离易受干扰的信号走线。另外需要注意的是,对于大电流应用的Buck电路,尽量不要在SW处打过孔,避免把噪声带到其他层去。输出电容: 与输入电容相似,输出电容需要就近放在电感的输出VOUT和功率地PGND,PGND 与输出电容最短连接并铺整铜,以保证功率回路最小。 铺铜面积与过孔数量: 这两者会影响到PCB的通流和散热能力。一般需要在VIN,Vout和GND处多打过孔,这两处的铺铜也应最大化来达到减小寄生阻抗的目的,SW处的铺铜也不能过小,以免出现限流的情况,导致工作异常。由于PCB的载流能力与PCB板材、板厚、导线宽厚度以及温升相关,较为复杂,可以通过具体设计规范来进行准确的查找和计算。 03 逻辑电路的PCB布局 在buck电路中,一般需要注意以下几个逻辑环节:自举电容、反馈电路、VCC和单点接地。自举电容: 中高压buck芯片内部集成的上管一般都为NMOS,故需要BST自举电路。在电感放电期间,通过对自举电容进行充电,在BST管脚处就会产生一个高于SW的电压,在电感充电期间驱动上管。故BST与SW一样,也是一个电压高速跳变的点,会辐射出较强的噪音。自举电容也要放置在尽可能靠近BST和SW的位置,避免对其他信号的影响,布线时宽度一般在20mil即可。 反馈电路: 一般包括FB上下分压电阻和前馈电容。由于FB点的电压很低,普遍在0.6-0.8V左右,极易与噪声或纹波混淆,是芯片最敏感,最容易受干扰的部分,也是引起系统不稳定的常见原因。所以在布线时,上下分压电阻和前馈电容都尽量靠近芯片摆放来减少噪声的耦合,FB电阻连接到FB管脚的走线要尽可能地短来减小寄生电感以及阻抗。同时,需要注意FB连接到Vo的走线可以通过过孔设置在其他层,但也要尽可能远离噪声源,如SW、BST、电感等。VCC电容: VCC为芯片逻辑电路供电,是芯片内部LDO的输出。VCC电容应就近放置在芯片的VCC管脚和GND管脚之间,起到稳压的作用。并且电容与芯片尽量在一层,不打过孔。 单点接地: 输出电流较大的芯片,他们的地一般会被区分为PGND和AGND,PGND就是功率地,AGND就是我们一般所指的信号地,与FB、EN、VCC等芯片逻辑部分相关。为了避免整块的功率地影响到较为敏感的信号地,建议将AGND和PGND单点连接,通过一个0ohm电阻连接也可以。 这是因为尽管PGND的大块铺铜可以起到吸收输入端电源噪音的作用,但是在输出电流较大的情况下,其辐射出的噪音依旧会对敏感的逻辑电路造成影响。单点连接的布线方式可以为我们的逻辑电路提供一个相对“干净”的地。以上,就是我们在画buck电路PCB时需要着重注意的地方。当画PCB无从下手时,也可以先打开芯片的规格书,查看demo板的PCB layout或是相关的指导。04 PCB“健康体检表” 最后,为了方便大家了解自己画的PCB是否合理,可以参考以下PCB“健康体检表”做一个自评:来源:射频通信链

未登录
还没有评论
课程
培训
服务
行家
VIP会员 学习计划 福利任务
下载APP
联系我们
帮助与反馈