首页/文章/ 详情

Lumerical光子集成电路光电元件设计

11小时前浏览6


编辑整理:摩尔芯创 - David


光子集成电路 (PIC) 是众多当前和下一代产品的关键支撑技术。PIC 将微电子领域常见的半导体材料和制造工艺与光的编码、传输和检测相结合,通过将带宽与计算核心之间的距离拉近,改变了数据中心的通信方式,并加速了自动驾驶领域 LiDAR 和未来信息处理领域量子计算等新兴应用的发展。


电子和光子之间的连接是通过能够在光信道上编码电信号,并将光转换回电信号来恢复信息的器件实现的。在 PIC 中,电光调制器和光电探测器是实现这些转换的基本光电元件。


随着对带宽、功效和灵敏度的需求不断增长,需要尖端的仿真技术将器件模型与制造工艺及其完整的多物理场行为联系起来。将 Silvaco Victory Process 与 Ansys Lumerical 软件相结合,实现支持 TCAD 的光子器件仿真,为设计师和工程师提供了必要的工具,可以完整准确地预测、分析和优化光电器件的行为。

   
   


工作流概述


光子集成电路 (PIC) 的光电元件设计始于对物理结构和掺杂分布的精确建模,这些结构和掺杂分布定义了器件的光学和电学行为。目标是创建一个能够反映制造后的器件的物理模型。设计流程从制造工艺的输入开始:材料和掩模图案与蚀刻、注入、退火和生长条件相结合。虽然结构的几何 CAD 模型可以作为早期设计探索的起点,但使用 Silvaco Victory Process 进行工艺仿真对于建立制造步骤和最终物理结构之间的联系是必不可少的。图 1 说明了使用 Victory Process 输入进行光子器件仿真的工作流程。


 

图 1. Ansys Lumerical 光子器件仿真工作流程,其中采用 Silvaco Victory Process 的 TCAD 输入


几何效应(例如受蚀刻影响的侧壁角度和共形沉积的层界面)对于精确仿真光传播非常重要 [1]。在光电器件中,注入分布的定义受制造工艺限制,对于包括调制效率、暗电流和相关探测器灵敏度以及带宽在内的品质因素实现最佳性能取舍至关重要。在这里,Silvaco Victory Process 再次成为将这些特定行为与制造输入 联系起来的必要条件。


一旦仿真了物理结构(包括材料界面和掺杂分布),就可以轻松地将其从 Silvaco Victory Process 导出并导入 Ansys Lumerical 仿真工具。这种自动化数据交换过程可确保几何形状和材料在软件之间准确映射,并保持工艺仿真中掺杂分布的最准确表示。


工艺仿真的结果构成了光电设计工作流下一阶段的输入:器件仿真。多物理场仿真对于器件性能的预测、分析和优化至关重要。基于物理结构输入,可以仿真多个方面的器件性能,包括波导的特征模式分析、光传播和吸收、光电转换、电荷输运、电光材料响应和热行为。根据感兴趣的行为,可以使用多个 Ansys Lumerical 求解器来预测和分析性能。例如,可以从电荷输运仿真 (CHARGE) 和特征模式分析 (MODE) 来表征电光调制器的调制响应,并使用 HEAT 求解器分析热效应。类似地,可以使用电磁传播 (FDTD) 结合 CHARGE 来仿真探测器的响应度和带宽。


工艺仿真:Victory Process


这两种结构类型是使用两种 3D 工艺仿真器之一创建的,一种是基于网格的方法,更适合大型结构,另一种是基于水平集的方法,更适合细节导向的移动边界模拟,例如模拟真实的蚀刻/沉积机、物理氧化或基于应力的变形。如果仿真结构不是很明显地适合这两种类型之一,则可以使用任一仿真器。


这两个工艺仿真器旨在复刻典型制造设施中的工艺运行单。因此,其中一个输入是掩模组,可以将其作为标准 GDS2 格式读取,也可以由用户使用工艺流程输入文件中的 XY 坐标动态创建,然后随着工艺仿真的进行,将其转换为可查看的 GDS2 掩模组。


然后以与典型制造工厂中相同的方式构造结构,只需按照工艺运行单使用蚀刻/沉积/注入/扩散步骤以及工艺运行单中每个环节相关的掩模层进行即可。


每个工艺步骤可以使用多个模型之一,具体取决于所需的仿真细节和/或精度。与所有仿真器一样,所需的细节水平和仿真该特定步骤花费的时间与计算资源是相关量。例如,注入可以通过浓度与深度的查找表进行(对于平坦表面来说,这是一个不错的选择),或者,可以单独且高精度地仿真每个注入离子与基板中的原子碰撞,这种技术称为蒙特卡罗模拟(适用于复杂的表面形貌)。在每个步骤中,这些可选的技术选项可以根据该特定工艺步骤的重要性进行“混合和匹配”,为用户提供极大的灵活性,以便为整个仿真确定优先级并优化精度与仿真时间。


本文以两种结构类型为例,分别为集成锗光电探测器的硅光波导[3]和使用二极管和集成传输线的相移光强度调制器,以提供可变电场作为器件电输入[4]。

研究了两种结构变化。对于集成锗探测器的硅波导,比较使用大接触面积顶部接触和在结构边缘使用通孔进行顶部接触,研究顶部接触设计对光学性能的影响。图 2显示了一种变体的示例。在这种情况下,使用了基于水平集的工艺仿真器。

 

图 2. 在 SOI 衬底上制造的硅波导结构和集成锗光电探测器,以绝对净掺杂为颜色轮廓显示了一般结构。


对于光调制器结构,使用两种不同的 n 型和 p 型注入剂量研究了掺杂浓度对形成调制二极管结构的影响。一种结构对有源区磷和硼注入分别使用 1.5e13/cm2 和 1e13/cm3 的注入剂量,而第二个实验使用 3.2e12/cm2 和 2e12/cm2 的注入剂量进行相同的注入。图 3 显示了光波导/二极管区域内掺杂分布的影响,其中彩色轮廓显示了两种不同注入剂量情况下的绝对净掺杂浓度。


 

图 3. 两种不同注入剂量的净掺杂浓度,用于研究掺杂浓度对光调制器性能的影响。


第二个示例具有非常大的特征(例如传输线)以及集成电场中非常小的特征——光相位调制波导,使用基于网格的工艺仿真器来减少仿真所需的计算资源。图 4 和图 5 显示了正确仿真结构所需的巨大特征尺寸范围。图 4 显示了完整的结构,主要由两个金属化传输线构成。在传输线之间(图 4 中可见)是集成波导和集成二极管结构,必须正确解析才能进行光学和电气特性分析。图 5 显示了此有源二极管调制器的放大图,以及用于减少传输线损耗的条纹二极管掺杂特征。


 

图 4. 基于传输线的光相位调制器结构,使用集成光波导和二极管结构提供电场作为相位调制机制。


 

图 5. 图 4 所示结构的放大细节,显示了集成二极管结构中的条纹掺杂图案,以减少传输线损耗,并以绝对净掺杂作为颜色轮廓。


在以下章节中,这些经过工艺仿真的结构将被导入 Ansys Lumerical 软件进行光学和电气仿真。


根据工艺仿真结果进行光子模拟


光子和光电子器件仿真需要特定输入来定义模型的结构、材料和边界条件。Ansys Lumerical 软件提供完整的 3D 设计环境和全面的材料库,专为光子器件设计和仿真而构建,可直接创建参数化器件模型。利用内置的互操作技术,自动导入Silvaco Victory Process 的工艺仿真结果可无缝处理三个关键步骤:结构提取、材料分配和掺杂分布定义。


结构提取从有限元仿真网格中创建 3D 实体对象,这些实体对象可能包含多个子域。这些实体对象被放置在 3D CAD 环境中。重建CAD几何并确保其适合进一步处理(例如布尔运算)是具有挑战性的:镶嵌体可能有 10-100k 个面或更多,超出了大多数几何核的容量。Ansys Lumerical 的互操作工具会自动识别子域表面并简化提取的结构,以便它可以在 3D CAD 环境中使用,同时保留网格所代表的底层结构形状。使用这种方法,可以将 Silvaco Victory Process 仿真输出的每个部分导入 Ansys Lumerical 设计环境,同时保持进一步调整和修改模拟结构的灵活性,如图 6 所示。


 

图 6. 从工艺仿真中提取的结构创建实体对象并分指定了相关的材料,适合在 3D CAD 环境中进一步处理。


除了结构提取之外,为每个域正确分配材料对于在仿真之间保持模型的准确性至关重要。从工艺仿真输出中提取结构时,自动导入功能还将确保材料在仿真之间映射。因此,正确的材料定义将与导入到Ansys Lumerical 设计环境中的几何结构相关联,并且这些材料定义将包含物理光电仿真所需的参数。


最后,工艺仿真包含掺杂剂种类和杂质密度空间分布的信息。这些是仿真器件光电响应的重要输入,保持数据的准确性对于获得准确的结果至关重要。使用 Ansys Lumerical CHARGE 求解器中的互操作功能,可以自动从 Silvaco Victory Process 结果中提取和导入掺杂分布,并将其包含在电荷输运仿真中。掺杂分布与几何形状一致,可应用于特定的仿真域。Ansys Lumerical CHARGE 求解器将自动调整其仿真网格以符合空间变化的掺杂密度,确保在电荷输运仿真中准确表示掺杂分布。


从Silvaco Victory Process 仿真中导入结构、材料域和掺杂分布至Ansys Lumerical 设计环境后,器件的物理结构便可用于仿真。用户可以进一步添加或修改几何形状、指定边界条件并根据需要配置仿真。可以定义电接触以在电荷输运仿真中设置直流或瞬态激励,并可以指定光源,将光注入器件。然后,可以为电荷输运设置直流、交流或瞬态分析,以及为光子学设置宽带光传播或本征模式分析,从而为这些器件提供全面的多物理场分析。


光电结果提取


垂直光电探测器

光电探测器是光子集成电路 (PIC) 中的关键元件,可实现单片电光系统。光电探测器使用在设计波长下具有强吸收的材料将光信号转换为电信号。在硅光子学中,锗是一种常见的材料选择,因为它与大多数硅工艺兼容,并且可以在硅顶部低缺陷生长。在垂直布局中,锗吸收层生长在硅波导顶部,并在锗顶部形成电接触。为了最大限度地减少此触点的电损耗,在锗和触点之间的界面处引入了一层薄薄的高浓度掺杂剂,而其余的锗则没有特意进行掺杂。下面的硅被掺杂以增加导电性,从而形成垂直 PIN 结。当光信号沿波导传播并进入吸收层时,被吸收的光子在锗中产生电子-空穴对,这些电子-空穴对被内部电场分离并流过电触点以形成输出电流。


本研究中仿真的垂直光电探测器 (VPD) 使用[3]中的几何形状和材料特性来创建参考器件。按照 [3] 中概述的建议,我们评估了不同接触形状对 VPD 性能的影响:接触金属化在锗界面处是一个强光子吸收体,它减少了可能对电流有贡献的光生电子空穴对数量。接触界面的放置会影响暗电流、响应度和带宽,可以使用来自工艺仿真的输入进行有效分析。图 7 展示了“大”和“小”两种接触情况下,Silvaco Victory Process 仿真的几何形状,使用上一节中描述的工作流将其导入 Ansys Lumerical CHARGE。


 

图 7. 从 Silvaco Victory Process 仿真器导入 Ansys Lumerical CHARGE 求解器的 3D 结构透视图,分别带有 (a) 大电触点和 (c) 小电触点;(b) Ansys Lumerical CHARGE 求解器中导入结构的 2D 横截面视图,分别带有 (b) 大电触点和 (d) 小电触点。


 


图 8 比较了两种 VPD 布局(“大”和“小”接触)下仿真的电场强度。在小接触情况下,入射到锗上的光被吸收得更多,从而提高了响应度。有关仿真方法的更多详细信息,请参阅参考文献 6。


 

图 8. Ansys Lumerical FDTD 中仿真的具有(a)大电接触和(b)小电接触的器件中的 2D 横向电场分布


表 1 总结了仿真器件的基本性能指标,并比较了大电接触和小电接触的影响。总之,使用较小电接触的仿真器件在保持低暗电流和高带宽操作的同时,响应度提高了 38.3%。将工艺仿真与光子器件仿真相结合,可以进一步优化 VPD 的材料、结构和掺杂分布,从而在制造器件之前提高响应度,确定有前景的设计,同时最大限度地降低研发成本。


表1.垂直光电探测器的关键性能指标比较

 


马赫曾德调制器


马赫-曾德尔调制器 (MZM)是一种在PIC中常用的电光调制器,用于将电信号编码到光载波上。这些器件采用干涉仪型的结构(平衡或不平衡),并通过在任一臂上引入额外的相移进行建设性或破坏性干涉来控制输出光信号的幅度。对于我们的器件,选择耗尽型 MZM,它驱动干涉仪臂(波导)上的 PN 结进入反向偏置,以耗尽其中的自由载流子。自由载流子密度的变化通过等离子体色散效应改变了波导的有效折射率[2]。因此,仿真这样的器件需要解决多个物理问题。


 

图 9. (a) 从 Silvaco Victory 导入 Ansys CHARGE 的 3D 几何形状透视图,(b) MODE 中导入几何体的z-normal视图,其中橙色矩形表示仿真区域,紫色 区域显示从电气模拟导入的电荷密度数据。


在本研究中,我们重建了[4]中的设计作为基准,并将评估不同掺杂比例对调制器性能的影响。图 9 显示了从 Silvaco Victory Process 工艺仿真中导入的几何形状透视图。如上一节所述,导入过程会生成 3D 几何形状、分配材料定义并导入掺杂分布。导入完成后,将电压边界条件应用于两侧的金属触点,并将器件两端的电压从 0.5 V 扫描到 -4 V,以仿真反向偏置下 PN 结的电气行为。图 9 (b) 还显示了导入 Ansys Lumerical MODE 波导设计环境中的相同几何形状的 XY 视图。橙色矩形所示的仿真区域不包括金属触点,因为它们远离波导芯,因此不会与光学模式相互作用。紫色 区域显示了从 CHARGE 仿真导入的载流子密度分布,用于仿真金属接触上的电压变化对光学模型的扰动。


 

图 10. (a) 4 V 反向偏压下 PN 结中的自由载流子密度(单位为 cm-3);(b) CHARGE 仿真的小信号电容与参考文献 [4] 中的测量值高度一致;(c) 干涉仪一臂末端的额外相移与施加电压的关系;(d) 每条臂上的光损耗与施加电压的关系;(e) INTERCONNECT 模拟的透射光谱与参考文献 [4] 中报告的 (f) 测量光谱高度一致。


图 10 显示了具有标称掺杂的耗尽型移相器仿真的主要结果,包括相应 MZM 的透射光谱。有关仿真方法的更多详细信息,请参阅参考文献 5。


在设计 MZM 时,设计人员会优化关键性能指标,包括调制效率(给定施加电压的相移量)、电光带宽和光损耗。波导模式和 PN 结之间的重叠是器件性能的一个重要因素:自由载流子密度的变化越大,调制效率就越高,但载流子密度越高,损耗也就越大。工艺仿真是一种有价值的工具,可帮助设计人员评估这种权衡。图 11 比较了两种掺杂浓度(标称值和低)之间的调制效率和损耗。通过降低注入密度(“低”),设计人员可以创建适用于低损耗调制器的移相器(图 11 (d) 与 (c)),但会降低单位长度的相移量(图 11 (b) 与 (a))。

 

图 11.标称和低掺杂耗尽型移相器之间调制效率的比较。


参考

1.Xu Wang, et al., Opt. Lett., 39, 5519 (2014) https://doi.org/10.1364/OL.39.005519

2.R. Soref, et al., IEEE Journal of Quantum Electronics, vol. 23, issue 1, pp. 123-129, January 1987. http://dx.doi.org/10.1109/JQE.1987.1073206

3.Shirong Liao, et al., Optical Express, vol. 19, no. 11, pp. 10967-10972, 2011. https://doi.org/10.1364/OE.19.010967

4.T. Baehr-Jones et al., Optics Express, vol. 20, no. 11, pp. 12014-12020, 2012. https://doi.org/10.1364/OE.20.012014

5.Ansys, Inc., “Travelling Wave Mach-Zehnder Modulator”, ansys.com. https://optics.ansys.com/hc/en-us/articles/360042328774

6.Ansys, Inc., “Vertical Photodetector”, ansys.com. https://optics.ansys.com/hc/en-us/articles/360042957893



摩尔芯创2025光学系列线上线下活动汇总

2025年,摩尔芯创精心筹备多场光学系列活动,以线上直播和线下培训的形式,带你解锁光学领域新视界!直播聚焦围绕行业领先的光学仿真软件,助力提升光学技术水平,拓展行业视野,促进技术交流。    


来源:摩尔芯创
Optical碰撞电路半导体光学电力电子芯片通信UM电场OptiSlang自动驾驶Lumerical材料Zemax
著作权归作者所有,欢迎分享,未经许可,不得转载
首次发布时间:2025-06-07
最近编辑:11小时前
摩尔芯创
光学仿真、光学培训、硅基光电子
获赞 7粉丝 15文章 54课程 0
点赞
收藏
作者推荐

【Lumerical系列】用于增强耦合效率的集成微透镜辅助的垂直光栅耦合器

本期文章将介绍一种集成微透镜辅助光栅耦合器(ML-VGC)的设计,以提高垂直入射条件下的耦合效率[1]。利用热回流工艺将微透镜集成到一个标准的220nm的绝缘体上硅(SOI)光栅耦合器,这种集成方法在操纵垂直入射光的投射角方面提供了更大的灵活性,使其与底层光栅的最佳耦合角对准,从而有效地提高器件的总体耦合效率(CE)。引言从光纤到硅器件的高效光耦合是硅光子学中的关键技术。端面耦合器由于其需要制造在芯片表面上而面临限制,这对晶圆级器件测试提出了挑战。与端面耦合器相比,光栅耦合器具有灵活的放置、更高的对准公差以及无需表面抛光等优点,从而实现晶圆级测试并降低光纤封装成本。传统的光栅耦合器通常需要倾斜入射,通常约10°,以防止二阶反射。然而,垂直入射在特定应用中是必不可少的,原因在于其不仅可以简化多芯光纤(MCF)或垂直腔面发射激光器(VCSEL)的封装过程,还能减小由于传统光栅耦合器由于角度对准所占据更多的空间。研究现状现有的提高垂直入射光栅耦合器的耦合效率主要集中在专门设计光栅结构。例如,图1(a)中的结构采用阶梯型光栅[2]来实现非对称衍射,打破光栅区域的垂直对称性,以获得高方向性和高耦合效率。此外,还有一些方案是基于逆向设计优化出最佳参数,从而产生独特的光栅结构,以增强面外辐射并提高耦合效率,如图1(b)所示[3],这些逆向设计方法都提供了较大的灵活性。虽然上述方法能增强耦合效率性能,但也面临制造的复杂性及容差等问题。图1 不同类型的垂直光栅耦合器结构。(a)阶梯型光栅;(b)逆向设计型光栅工作原理及仿真结果 本期文章要介绍的是一种微透镜辅助的垂直光栅耦合器,其结构如图2所示。该器件是由SOI切趾的光栅耦合器,SiO2包层和柱面微透镜组成。其中,SiO2包层不仅可以保护光栅,还可以帮助控制入射光的角度。当光垂直入射时,会在微透镜和包层面发生两次折射,其满足斯涅尔定律。图2 微透镜辅助的垂直光栅耦合器。(a)3D示意图;(b)截面示意图需要优化的参数包括蚀刻宽度和光栅周期,以增强光纤和光栅之间的模式匹配。如图3所示,光栅被分成两个区域:变周期区域和均匀周期区域。在可变周期区域中,80nm的初始蚀刻宽度w0由制造可实现的最小线宽确定,并且蚀刻宽度随着每个后续循环增加100nm。均匀周期区域中的蚀刻宽度保持恒定,与可变周期区域中的最终周期的宽度相匹配。而对于微透镜成像系统,可通过粒子群优化(PSO)进行优化,包括微透镜的长度Dl、高度h以及微透镜的中心与变迹光栅的中心之间的距离lx。图3 微透镜辅助的垂直光栅耦合器的参数示意图图4显示了仿真结果,优化后ML-VGC的电场如图4(a)所示。很明显,垂直入射光在通过透镜后发生偏转,并以适当的入射角耦合到光栅中。图4(b)比较了裸光栅耦合器、SiO2覆盖的光栅耦合器以及ML-VGC的耦合效率。结果显示,裸光栅耦合器在1550nm处的峰值耦合效率为−5.78dB;而SiO2覆盖的光栅耦合器中心波长偏移至1560nm;通过微透镜辅助角度控制的ML-VGC的性能提高到-3.06dB。此外,图4(c)和图4(d)展示了透镜位置偏差和高度偏差对耦合效率的影响。对于高达±500nm的位置误差,耦合器的中心波长偏移约±2.5nm,CE波动小于0.3dB;当制作的微透镜的高度偏差达到±500nm时,耦合器的中心波长漂移约±5nm,CE起伏小于0.1dB。仿真结果表明,ML-VGC在对制造误差具有较高容限的同时,有效地提高了耦合性能。图4 (a)ML-VGC的电场分布图;(b)不同结构耦合效率的数值比较;(c)微透镜位置误差对耦合效率的影响;(d)微透镜高度误差对耦合效率的影响总结与展望本文介绍了一种微透镜辅助光栅耦合器的设计,以提高垂直入射条件下的耦合效率。微透镜通过热回流工艺制造,集成到浅蚀刻切趾光栅耦合器上。通过操纵垂直入射光的透射角,微透镜有效地将入射角与下面的光栅的耦合角对准。与现有的垂直光栅耦合器相比,这是一种提高耦合效率更通用的方法,将设计和制造的简单性与使用纳米压印光刻的大规模集成的兼容性相结合。这些优势使纳米结构成为高性能光学检测、光学成像、实时生化传感等领域的有希望的候选者。仿真案例参考对于上述结构的仿真流程,可以参考Ansys官网中的案例文章《Integrated microlens and grating coupler for photonic integrated circuits》。其大致流程以及所需使用的仿真软件如图5所示。相关链接:https://optics.ansys.com/hc/en-us/articles/21008392675347-Integrated-microlens-and-grating-coupler-for-photonic-integrated-circuits图5 仿真工作流程参考流程:步骤1:使用Lumerical进行尺寸参数设计使用Ansys Lumerical中的FDTD求解器计算光栅输出端的电场。然后将结果导出到.zbf文件中。步骤2:使用Zemax进行宏观设计将步骤1中的.zbf文件导入OpticStudio,并使用光束属性将光进一步传播到光学系统中。步骤3:使用Zemax进行宏观逆向系统设计在此步骤中,开始设计系统,考虑光从光纤通过微透镜传播到光栅耦合器。步骤4:使用Lumerical的微结构逆向系统设计此步骤将利用Zemax中POP计算出的场数据导入Lumerical中,计算系统的耦合效率。参考文献:[1] Lei, Lei, et al. "Integrated microlens-assisted perfectly vertical grating coupler for enhanced coupling efficiency." Optics Express 32.26 (2024): 45851-45859.[2] Asaduzzaman, Md, et al. "Vertical Injection and Wideband Grating Coupler Based on Asymmetric Grating Trenches." arxiv preprint arxiv:2110.14085 (2021).[3] Yoon, J., Kim, J. Y., Kim, J., Yoon, H., Neşeli, B., Park, H. H., & Kurt, H. (2023). Inverse design of a Si-based high-performance vertical-emitting meta-grating coupler on a 220 nm silicon-on-insulator platform. Photonics Research, 11(6), 897-905.来源:摩尔芯创

未登录
还没有评论
课程
培训
服务
行家
VIP会员 学习计划 福利任务
下载APP
联系我们
帮助与反馈