解密ARM CPU与GPU命名规则：一份详尽的总结报告

I. 引言：畅游ARM生态系统

A. ARM在现代计算领域的关键角色

ARM Holdings的商业模式独树一帜：它专注于设计和授权知识产权（IP），而非亲自制造芯片 1。这一模式是理解市场上为何存在如此多样化的基于ARM处理器的根本原因。ARM架构已渗透到各个市场领域，从移动设备和嵌入式系统到汽车电子和基础设施，其无处不在的特性也促成了大量产品名称的出现 1。据统计，“ARM是世界上最普及的处理器架构，其合作伙伴已出货超过3000亿颗基于ARM的芯片” 3。

B. 挑战：不断演进的命名体系

ARM的产品命名体系随着时间的推移发生了显著变化，这给用户带来了潜在的困扰 5。其命名方式从早期简单的数字和字母组合（如ARM1、ARM2、ARM7TDMI）演变为使用品牌家族名称（如Cortex和Neoverse）5。正如相关资料指出的，“ARM最初的处理器家族按时间顺序命名，从ARM1到ARM11……2005年Cortex处理器家族推出后，命名惯例发生了改变” 7。这种演进，加之产品线的不断扩张，使得命名规则的理解变得复杂。

这种命名复杂性的增加，实际上是ARM成功和产品多样化的一个体现。ARM最初的简单命名方式（如ARM1、ARM2等）在其产品组合较少时是足够的 5。随着ARM向众多高度专业化的市场领域（移动、物联网、汽车、服务器）扩张，其命名体系也随之演变，引入了Cortex、Neoverse等品牌家族以及A、R、M、V、N、E等子系列 2。这种多样化催生了更具描述性和细分化的命名需求，以便传达不同的价值主张，尽管这在客观上增加了整体的复杂性。用户的困惑并非源于随意的命名，而是源于ARM为满足广泛市场需求而推出的众多定制化解决方案。

此外，用户常常混淆ARM架构版本（例如ARMv7-A、ARMv8.2-A、ARMv9-A 1）与具体的处理器核心名称（例如Cortex-A78、Cortex-A710 13）。虽然两者相关（核心实现了特定的架构版本），但它们是截然不同的概念。架构定义了指令集和功能特性，而核心名称则是具体的微架构实现。理解这一区别对于掌握兼容性和功能集至关重要，并且正如一些技术文档所指出的，这是用户常见的困惑点 8。

C. 本报告的目的与范围

本报告旨在对ARM的CPU（包括Cortex-A、Cortex-R、Cortex-M及Neoverse系列）和GPU（包括Mali和Immortalis系列）的类型、分类，尤其是它们的命名规则，进行清晰、结构化的梳理与解释。通过理解这些命名规则，用户可以更清晰地认识ARM庞大的产品组合。

II. ARM CPU产品组合：解读Cortex与Neoverse家族

ARM的CPU产品线主要分为面向应用处理的Cortex系列和面向基础设施的Neoverse系列。Cortex系列进一步细分为Cortex-A（应用处理器）、Cortex-R（实时处理器）和Cortex-M（微控制器）。

A. ARM Cortex-A系列：应用处理器 – 驱动消费级体验

1. 目标应用与市场细分

Cortex-A系列处理器主要为运行诸如Android、Linux和Windows等丰富操作系统的设备而设计 3。它们广泛应用于智能手机、平板电脑、智能电视、数字家庭娱乐系统、汽车信息娱乐系统，并越来越多地出现在笔记本电脑和其他消费电子产品中 3。Cortex-A处理器被描述为“专注于运行操作系统的通用CPU” 17，其应用场景包括“下一代消费设备”、“可穿戴设备、智能手机和笔记本电脑” 18。

2. 演进与架构基础

Cortex-A系列处理器实现了ARMv7-A架构（较早的32位核心，如Cortex-A8、A9、A15、A7）以及ARMv8-A/ARMv9-A架构（支持64位的核心，如Cortex-A53、A72、A78、A510、A720、X1、X925）3。关键技术包括用于多媒体和信号处理的NEON（高级SIMD）17、用于安全的TrustZone 1，以及用于异构计算的big.LITTLE和DynamIQ技术（将高性能“大核”与高效率“小核”结合）10。其中，13 提供了Cortex-A核心及其实现的ARM架构的全面列表。

3. Cortex-A命名规则

Cortex-A系列的命名通常遵循“Cortex-A”前缀，后跟你数字或字母数字组合，有时还带有后缀。

• 前缀： Cortex-A 表明其属于应用处理器家族 4。

• 数字代号（一般原则）：

• 历史上，曾使用过A5、A7、A8、A9、A12、A15、A17等数字 4。通常情况下，在特定时间范围内，更大的数字意味着更高的性能或更新的代际，但这并非贯穿所有代际的严格规则（例如，A17是A12的演进版本，其定位与A15不同 22）。

• 两位数字 (A5x, A7x，例如 Cortex-A53, A55, A57, A72, A73, A75, A76, A77, A78)：

• A5x 系列 (如 A53, A55)：通常代表高效率的“LITTLE”核心，针对低功耗和后台任务进行了优化 13。

• A7x 系列 (如 A72, A76, A78)：通常代表更高性能的“big”核心，专注于提供峰值性能 13。

• 第二个数字通常表示代际更新 (例如 A75 -> A76 -> A77 -> A78)。

• 相关资料明确将Cortex-A53/A55划分为“最高效的中端”核心，而A7x系列则为“高性能”核心 18。

• 三位数字 (A3xx, A5xx, A7xx，例如 Cortex-A320, A510, A520, A710, A715, A720, A725)：

• 随着更新的ARMv9架构代际引入 13。

• A3xx (如 A320)：新的超高效率核心层级 [13 (2025年预测)]。

• A5xx (如 A510, A520)：延续高效率“LITTLE”核心的角色 13。

• A7xx (如 A710, A715, A720, A725)：延续面向性能的“big”核心角色，常被称为“优质效率”或“性能”核心 13。

• 后两位数字通常表示代际和相对定位。

• 例如，23 讨论了Cortex-A725和A520。

• Cortex-X系列 (例如 Cortex-X1, X925)：

• 代表超高性能层级，专注于最大化单线程性能，通常可由合作伙伴定制 [50 (Neoverse V1源于X1), 18]。

• 通常用作旗舰智能手机SoC中的“Prime”核心。

• 数字代号 (如 X1, X2, X3, X4，然后是X925) 表示代际。跳转到X925似乎是一次新的命名迭代 23。

• 23 详细介绍了Cortex-X925。

• 后缀：

• AE (Automotive Enhanced，汽车增强型)：表示该核心设计有功能安全特性（例如，符合ISO 26262 ASIL B/D标准），如分离锁（Split-Lock）功能，使其适用于ADAS（高级驾驶辅助系统）和IVI（车载信息娱乐系统）等汽车应用 [13 (A520AE, A720AE), 18 (A65AE), 18]。例如，Cortex-A720AE具有“围绕分离、混合和锁步操作模式的可配置选项” 19。

• C (例如 Cortex-A78C)：指针对特定市场（如笔记本电脑或高性能消费电子产品）的解决方案，通常具有不同的核心数量配置（例如更多“大核”）或缓存大小 18。Cortex-A78C被描述为“提供具有高级安全特性和大型大核配置的特定市场解决方案” 18。

• N (例如 Cortex-A78N)：需要注意的是，在提供的资料中，关于Cortex-A系列中“N”后缀的官方ARM来源信息较为缺乏。这可能是合作伙伴特定的命名或不太常见的用法。例如，15 和 24 讨论了Cortex-A78，但未提及“N”变体。如果缺乏明确定义，应将其视为潜在的混淆点或合作伙伴特定命名。

• P (例如 Cortex-A77P)：与“N”后缀类似，官方ARM对Cortex-A系列中“P”后缀的说明在所提供的资料中不突出。虽然英特尔在其移动CPU中使用“P”表示注重性能 25，但这并非ARM的命名规则。例如，27 和 28 详细介绍了Cortex-A77，但未显示“P”变体。

• S (例如 ARM7TDMI-S, ARM1176JZ-S)：在较早的ARM处理器名称中（Cortex之前），“S”通常表示“可综合的”（synthesizable），指核心以RTL（寄存器传输级）形式提供给授权方进行实现，而非硬核宏单元 29。此后缀通常不用于现代Cortex-A命名。汇编指令中的“S”（如 ADDS）表示“设置标志位”，与CPU产品命名无关 30。

• F：虽然在Cortex-M和Cortex-R系列中常用于表示集成了浮点单元（FPU）31，但Cortex-A系列处理器通常默认包含FPU（作为NEON功能的一部分）17，因此在Cortex-A名称中通常不为此目的明确使用“F”后缀。

4. Cortex-A系列的重要观察点

• 数字分级仅为指导，并非跨代绝对性能指标： 虽然A5x通常代表效率型，A7x/Xx代表性能型 18，但新一代的A5x（如Cortex-A510）在某些方面可能优于老一代的A7x（如Cortex-A72），或者在功耗低得多的情况下提供相似性能。三位数字（A5xx, A7xx）和X系列的引入进一步细分了这一点。用户应关注代际（由末尾数字或X编号表示）和具体基准测试，而不仅仅是首位数字（5 vs 7）来进行性能比较，尤其是在跨不同架构版本（ARMv8 vs ARMv9）时。22 以Cortex-A17（中端）旨在达到A15（高端）的性能水平但具有更高效率为例，说明了这一点。

• 后缀是针对特定市场的关键区分因素： AE 后缀 19 不仅仅是一个微小的变体；它标志着针对汽车市场功能安全的关键性改变。类似地，C 后缀 18 表示针对特定设备类别（如笔记本电脑）的定制配置，与标准移动配置有所不同。忽略这些后缀可能导致对核心能力和目标用例的误解。

• “缺失”的后缀 (Cortex-A的N, P) 和FPU指示： 在提供的资料中，缺乏对Cortex-A后缀（如“N”或“P”）的明确官方ARM定义（与“AE”或“C”不同），这表明它们可能是特定于合作伙伴的、内部代号，或者根本不是广泛使用的标准ARM指示符。这是一个混淆的来源。对于FPU，由于它已标准包含在Cortex-A中（通过NEON 17），因此在M/R系列中常见的“F”后缀是多余的，从而被省略，这可能会让熟悉其他Cortex系列的用户感到困惑。

5. 表格：Cortex-A系列命名规则摘要

B. ARM Cortex-R系列：实时处理器 – 精准与可靠

1. 目标应用与市场细分

Cortex-R系列专为需要实时响应、高可靠性和功能安全的系统而设计 3。它们常见于汽车电子（动力总成、底盘控制、ADAS安全岛）、工业控制、硬盘驱动器（HDD）、固态驱动器（SSD）和网络设备等领域 4。例如，其应用包括“实时控制、高级网络、分析、信号处理、安全和功能安全” 36。Cortex-R8则针对“存储控制器和调制解调器”，Cortex-R82AE则用于“高级安全应用” 40。

2. 演进与架构基础

Cortex-R系列实现了ARMv7-R架构（例如Cortex-R4, R5, R7, R8）和ARMv8-R架构（例如Cortex-R52, R82）37。ARMv8-R架构引入了硬件虚拟化支持等特性，以增强安全关键系统中的软件隔离 21。其关键特性包括低延迟中断响应、内存保护单元（MPU）（一些后期型号如R82可配备MMU 40）、用于确定性性能的紧耦合内存（TCMs），以及用于故障检测/容错的双核锁步（DCLS）选项 4。37 详细介绍了Cortex-R4的特性，如八级流水线、MPU和可选FPU。41 提供了一个比较表，展示了不同R系列核心的流水线深度、MPU/MMU和DCLS支持情况。

3. Cortex-R命名规则

• 前缀： Cortex-R 表示实时处理器家族 4。

• 数字代号：

• Rx (例如 R4, R5, R7, R8)：通常，在ARMv7-R架构内，数字越大表示性能越高、功能更先进或代际更新 4。

• Cortex-R4：体积最小，注重能效和成本效益 37。

• Cortex-R5：扩展了R4的功能，提高了效率、可靠性和错误管理能力；提供双核选项 4。

• Cortex-R7 (已停止新授权)：性能更高，采用11级乱序流水线 4。

• Cortex-R8：基于R7，为存储/调制解调器提供更高性能，具有低延迟特性 40。

• Rxx (例如 R52, R82)：代表更新的代际，通常实现ARMv8-R架构，具有显著的功能增强，如虚拟化和更大的地址空间（例如R82可达1TB）40。

• Cortex-R52：首款ARMv8-R处理器，注重功能安全、管理程序支持和软件隔离 40。

• Cortex-R82：性能最高的64位实时处理器，配备MMU以支持富操作系统，支持Neon以加速机器学习 40。

• 40 和 41 对R4, R5, R8, R52和R82之间的区别进行了很好的总结。

• 后缀：

• F：表示集成了浮点单元（FPU）[37 (R4可选FPU), 12 (Cortex-R4F暗指FPU), 12 (Cortex-R4F暗指FPU), 32]。虽然许多Cortex-R核心提供FPU作为可选或标准配置，但“F”后缀明确确认了其在特定产品配置中的存在。例如，Cortex-R4提供“可选的单精度浮点单元（FPU）”37。Cortex-R52的资料 44 详细说明了FPU选项（单精度或双精度）。

• AE (Automotive Enhanced，汽车增强型)：与Cortex-A类似，表示针对汽车功能安全标准的特性 [40 (Cortex-R82AE), 18]。Cortex-R82AE被描述为“性能最高的实时安全处理器” 40。

• + (例如 Cortex-R52+)：表示基础核心的增强版本，通常具有特定的附加功能，如扩展的虚拟化支持或其他改进 40。Cortex-R52+ 提供“针对功能安全的实时虚拟化支持” 40。

4. Cortex-R系列的重要观察点

• 高端R系列从MPU到MMU的演进反映了角色的扩展： 早期的Cortex-R核心（R4, R5, R7, R52）主要配备MPU用于内存保护，适用于传统的RTOS环境 37。在像Cortex-R82这样的高性能核心中引入MMU 40，标志着向支持更丰富的操作系统（如Linux）以及实时任务的转变，特别是在计算存储或高级汽车系统等复杂领域。这反映了先前A型和R型核心功能上的融合趋势。

• 后缀是理解安全和功能级别的关键： R52不同于R52+ 40，R82也不同于R82AE 40。+ 通常意味着增强的虚拟化或特定的功能集，而 AE 则保证了对严格汽车安全要求的适用性。某些R系列核心中FPU的可选性也使得 F 后缀（当供应商使用时）对于确认硬件浮点支持非常重要。

• “实时”并非单一概念——R系列内部的性能可扩展性： Cortex-R系列涵盖了广泛的性能范围，从高效的Cortex-R4 37 到功能强大、能够寻址1TB内存并运行丰富操作系统的64位Cortex-R82 40。这表明“实时”需求差异巨大，从简单的确定性控制到具有安全约束的复杂高吞吐量处理。命名（R4 vs R8 vs R52 vs R82）反映了这种可扩展性。

5. 表格：Cortex-R系列命名规则摘要

C. ARM Cortex-M系列：微控制器核心 – 嵌入式世界的效率典范

1. 目标应用与市场细分

Cortex-M系列针对低成本、高能效的微控制器（MCU）和嵌入式系统进行了优化 3。它们广泛应用于物联网（IoT）设备、可穿戴设备、传感器、工业自动化、电机控制、电源管理、嵌入式音频、医疗保健以及通用MCU应用 3。这些核心被描述为“为低成本和高能效集成电路而优化” 46，应用领域包括“物联网、电机控制、电源管理、嵌入式音频” 31。

2. 演进与架构基础

Cortex-M系列实现了ARMv6-M (M0, M0+, M1)、ARMv7-M (M3)、ARMv7E-M (M4, M7)、ARMv8-M (M23, M33, M35P)以及ARMv8.1-M (M52, M55, M85)等多种架构 46。其关键特性因核心而异，但通常包括深度睡眠模式、唤醒中断控制器（WIC）、可选的内存保护单元（MPU）、DSP扩展（在M4, M7, M33等型号中）、可选的浮点单元（FPU）以及TrustZone安全扩展（在基于ARMv8-M/v8.1-M的核心中）31。这些核心专为确定性操作、低中断延迟而设计，并且通常采用无缓存操作以提高可预测性 31。46 和 46 中的表格清晰地将Cortex-M核心与其ARM架构版本和流水线级数对应起来。

3. Cortex-M命名规则

• 前缀： Cortex-M 表示微控制器核心家族 4。

• 数字代号：

• 通常，数字越大表示性能越高、功能越复杂，并且往往采用更高级的架构版本 18。

• M0/M0+：占用面积最小，功耗最低，基于ARMv6-M架构。M0+比M0更节能 31。

• M1：针对FPGA优化，基于ARMv6-M架构 46。

• M3：主流型号，基于ARMv7-M架构，指令集比M0/M0+更丰富 31。

• M4：在M3的基础上增加了DSP指令和可选FPU，基于ARMv7E-M架构 31。

• M7：性能最高的ARMv7E-M核心，具有更深的流水线、可选缓存和可选双精度FPU 31。

• M23：基于ARMv8-M Baseline架构，具备TrustZone安全功能，类似于M0+但增加了安全性 46。

• M33：基于ARMv8-M Mainline架构，具备TrustZone、可选FPU和DSP，比M23更具可配置性 31。

• M35P：基于M33，增加了物理防篡改特性以增强安全性，属于ARMv8-M Mainline架构 18。

• M52, M55, M85：基于ARMv8.1-M Mainline架构，进一步提升性能，增强DSP功能，Helium（M55/M85的M-Profile向量扩展），AI能力，更多缓存选项 46。

• 46 和 46 中的表格是此部分的主要参考依据。

• 后缀：

• F：表示集成了浮点单元（FPU）。这对于像M4F, M7F, M33F这样的Cortex-M核心来说是一个常见且重要的后缀 [31 (提及可选FPU并间接暗示“F”后缀), 32]。许多数据手册明确指出“MCU+FPU”或使用F后缀，例如 32 中的“超低功耗ARM® Cortex®-M4 32位MCU+FPU”。46 指出“当包含FPU时……这些核心有时用‘F’后缀表示，例如Cortex-M4F。”

• P (例如 Cortex-M35P)：表示增强的物理安全特性，包括防篡改功能 18。46 提到“Cortex-M35P还包括防篡改硬件概念。”

4. Cortex-M系列的重要观察点

• 数字递增与功能复杂度和架构版本的直接映射： 与Cortex-A系列中有时微妙的编号不同，Cortex-M系列显示出更清晰的演进：M0/M0+ (ARMv6-M基础型) -> M3 (ARMv7-M更完整指令集) -> M4 (ARMv7E-M带DSP/FPU) -> M7 (ARMv7E-M高性能) -> M23/M33 (ARMv8-M带TrustZone) -> M55/M85 (ARMv8.1-M带Helium/AI) 46。这使得根据其编号来衡量核心能力相对容易。

• “F”后缀对DSP/数学密集型工作负载至关重要： 许多嵌入式应用，特别是涉及传感器融合、音频处理或简单电机控制的应用，从硬件FPU和DSP功能中获益匪浅。“F”后缀（在M4, M7, M33等型号上）是这一功能的明确标志，缺少它意味着如果通过软件仿真，这些操作将显著减慢 31。

• ARMv8-M和ARMv8.1-M将“大核”特性引入微控制器： 在M23/M33/M35P中引入TrustZone 46 以及在M55/M85中引入Helium (MVE) 46，将以前更多与Cortex-A系列相关的安全和高级SIMD功能带入了微控制器领域。这反映了对安全、具备AI能力的物联网和嵌入式设备日益增长的需求。

5. 表格：Cortex-M系列命名规则摘要

D. ARM Neoverse系列：基础设施处理器 – 数据中枢的脊梁

1. 目标应用与市场细分

Neoverse系列专为基础设施应用而设计，包括服务器、数据中心、云计算、高性能计算（HPC）、网络设备以及边缘计算基础设施 2。其重点在于高性能、可扩展性、功效以及与服务器级工作负载相关的特性 18。Neoverse旨在用于“数据中心、边缘计算和高性能计算” 50，并支持“云原生工作负载”和“服务器级RAS” 49。

2. 演进与架构基础

Neoverse核心源自Cortex-A高性能核心，但针对基础设施需求进行了优化和重新设计（例如，Neoverse N1源自Cortex-A76，V1源自Cortex-X1，N2源自Cortex-A710，V2源自Cortex-X3，E1源自Cortex-A65AE，E2源自Cortex-A510）50。它们实现了ARMv8-A和ARMv9-A 64位架构，具有SVE/SVE2（可伸缩向量扩展）、大缓存、网状互连以及强大的RAS（可靠性、可用性、可服务性）特性 18。

3. Neoverse命名规则

• 前缀： Neoverse 标志着专注于基础设施的CPU家族 50。

• 平台层级 (字母V, N, E)：

• V系列 (例如 Neoverse V1, V2, V3, 代号 "Zeus", "Demeter", "Poseidon")：针对最大单线程性能和要求苛刻的HPC/ML工作负载进行优化。源自Cortex-X系列 18。

• N系列 (例如 Neoverse N1, N2, N3, 代号 "Ares", "Perseus")：为主流云、网络和边缘工作负载提供性能、功耗和面积（PPA）的平衡。源自高性能Cortex-A7x/A7xx系列 18。

• E系列 (例如 Neoverse E1, E2, E3, 代号 "Helios")：专注于数据平面处理、5G RAN、边缘网 关和加速器的高吞吐效率和功效。源自注重效率的Cortex-A核心 18。

• 50 和 50 明确定义了V系列用于HPC，N系列用于核心数据中心，E系列用于边缘计算。

• 数字代号 (1, 2, 3等)：

• 表示每个系列（V, N或E）中的代际。数字越大表示代际越新，性能、效率或功能有所改进 50。(例如 N1 -> N2 -> N3)。

• 50 和 50 列出了V1, V2, V3；N1, N2, N-Next (N3)；E1, E2, E-Next (E3)。

• 后缀：

• CSS (Compute SubSystem，计算子系统)：指预先验证、预先集成的子系统，将Neoverse核心与系统IP（如CMN - Coherent Mesh Network，一致性网状网络）捆绑在一起，以加速客户SoC设计和部署 [50 (Neoverse CSS N2), 5 (Neoverse CSS), 50 (Neoverse CSS N2)]。例如，“Arm宣布了Neoverse CSS N2 (Genesis)，这是一个可定制的CPU子系统实现” 50。

• AE (Automotive Enhanced，汽车增强型)：与Cortex类似，表示针对汽车应用定制的版本，尽管目前在Neoverse的资料中较少见，但 51 提及“NVIDIA Tegra Thor (T264) • Neoverse V3AE (2024)”，表明其正在出现。18 也列出了V3AE。

4. Neoverse系列的重要观察点

• Neoverse是ARM进军基础设施领域的战略举措，直接利用并调整消费级IP： Neoverse核心清晰的血统（V系列源自X系列，N系列源自A7x系列，E系列源自A5x/A6x系列 50）表明ARM采取了一项深思熟虑的战略，即调整成功的消费级CPU微架构，以适应要求苛刻的服务器、云和网络市场。这使得ARM能够利用现有的研发成果，同时为基础设施量身定制关键特性（如RAS、更大的缓存、SVE、网状互连 49）。这一战略加速了ARM在这些传统上由x86主导的领域的进入和竞争力。

• V/N/E分层为基础设施内部提供了清晰的市场细分： 与Cortex-A系列更细致的编号不同，Neoverse的V/N/E体系 50 为主要设计优化点提供了高级别的指导：V系列代表原始性能（HPC、ML训练），N系列代表均衡的性能功耗比（通用云计算），E系列代表吞吐量功耗比（边缘计算、数据平面）。这有助于客户快速确定最适合其特定基础设施应用的核心类型。

• CSS 后缀标志着向平台解决方案的转变： Neoverse CSS的引入 5 表明ARM正从仅仅授权原始核心转向提供更完整、预集成和预验证的“计算子系统”。这减少了合作伙伴的设计时间和风险，使其更容易构建复杂的SoC，并加速了基于ARM的服务器和基础设施硬件的上市时间。这是降低采用门槛的战略举措。

5. 表格：Neoverse系列命名规则摘要

III. ARM GPU产品组合：理解Mali与Immortalis图形核心

ARM的GPU产品线主要包括Mali系列和更高端的Immortalis系列，它们共同为各种设备提供图形处理能力。

A. ARM Mali系列：主流与高端GPU – 为大众打造的视觉体验

1. 目标应用与市场细分

Mali系列GPU广泛用于智能手机（从入门级到高端）、智能电视、可穿戴设备和其他消费类设备的图形和GPU计算 3。它们负责处理2D/3D图形渲染、用户界面合成，并越来越多地承担机器学习任务 54。例如，Mali-G52主要面向“主流移动市场” 54，而其他Mali GPU则应用于“智能电视”和“可穿戴设备” 58。ARM GPU为“从入门级到高端的各类智能手机、平板电脑和智能电视”提供视觉体验 59。

2. 架构代际与命名演进

• Utgard架构： 第一代GPU架构（例如Mali-200, Mali-400 MP, Mali-450 MP）。采用非统一着色器架构 56。其命名方式为 Mali- 后跟3位数字，MP 后缀表示多核。

• Midgard架构： 第二代主要架构（例如Mali-T604, T760, T880）。引入了统一着色器模型 56。其命名方式为 Mali-T 前缀后跟3位数字（如T6xx, T7xx, T8xx）。

• Bifrost架构： 第三代主要架构（例如Mali-G71, G52, G31）。进一步提升了性能和效率 54。其命名方式为 Mali-G 前缀后跟2位数字（如G7x, G5x, G3x），首位数字表示性能等级。

• Valhall架构： 第四代主要架构（例如Mali-G77, G57, G78, G710, G510, G310）。采用新的超标量引擎，专注于Vulkan等现代API [55 (Immortalis-G715基于Valhall), 56 (Mali通用架构), 56]。其命名方式为 Mali-G 前缀后跟2位或3位数字。两位数字中，首位表示等级；三位数字通常表示Valhall架构内更新的代际。

• 第五代ARM GPU架构： 最新架构（例如Mali-G720, Mali-G620, Mali-G625）。引入了延迟顶点着色（DVS）等特性 [61 (Immortalis-G925基于第五代), 57]。其命名方式为 Mali-G 前缀后跟3位数字。

• 56、56 和 56 是追踪从Utgard到第五代Valhall演进的绝佳参考。

3. Mali数字代号 (G系列重点)

• 首位数字 (Gx_ _ 或 G_xx_)：性能等级。

• G7xx / G7x：Mali最高性能等级（旗舰级）。例如：Mali-G78, Mali-G710, Mali-G720, Mali-G725 56。

• G6xx / G6x：次旗舰或高端主流等级。例如：Mali-G68, Mali-G610, Mali-G615, Mali-G620, Mali-G625 [56 (G615, G620), 57 (G625), 56]。

• G5xx / G5x：主流等级，平衡性能与面积/功耗。例如：Mali-G52, Mali-G57, Mali-G510 54。

• G3xx / G3x：注重效率的入门级等级。例如：Mali-G31, Mali-G310 56。

• 后续数字 (G_x_ 或 G_xx_)：代际/迭代。

• 通常，更大的数字表示该等级内更新的迭代或代际，通常具有改进的微架构或特性 (例如 G78 -> G710 -> G715 -> G720 -> G725)。

• 从两位数到三位数的变化（例如G78到G710）通常标志着Valhall内部或向第五代架构的更重大的架构更新或代际飞跃。

4. Mali后缀

• MPx (例如 Mali-400 MP4, Mali-T880 MP12)：用于Utgard和Midgard时代，其中“MP”代表多处理器，“x”表示着色器核心数量 56。此后缀在现代Bifrost/Valhall/第五代名称中不太常见，核心数量现在是一个可配置参数，通常不作为基础产品名称的一部分，而是在产品详细信息中指定（例如，Mali-G710最多16个核心 56）。

• AE (Automotive Enhanced，汽车增强型)：用于为汽车应用设计具有功能安全特性的GPU（例如Mali-G78AE）58。Mali-G78AE被描述为“适用于复杂自主应用的高性能GPU，安全能力达到ASIL B” 58。

5. Mali系列的重要观察点

• 架构飞跃驱动前缀变化 (T -> G)： 从 Mali-Txxx (Midgard 56) 到 Mali-Gxx/Gxxx (Bifrost, Valhall, 第五代 56) 的转变标志着重大的架构重新设计（例如，Midgard的统一着色器，Bifrost的标量ISA，Valhall的超标量引擎，第五代的DVS）。这些不仅仅是增量更新；它们代表了GPU设计理念和能力的根本性变化。

• 在“G”系列中，首位数字是主要的等级指标： G7xx, G6xx, G5xx, G3xx 的命名 58 清晰地将市场从高端 (7) 细分到入门级 (3)。与旧的“T”系列中多变的编号相比，这提供了更一致的高级性能/功能指标。后续数字则表示该等级内的代际和改进。

• 核心数量是关键的性能扩展器，但在较新的GPU中与基本名称分离： 虽然较早的 MPx 后缀直接说明了核心数量 56，但较新的Mali-G GPU（例如Mali-G710）提供可配置的核心数量（例如1到16个 56）。基本名称（Mali-G710）定义了微架构，而实际性能在很大程度上取决于授权方选择的核心数量。这使得仅根据名称进行直接比较变得不完整，除非了解具体的SoC实现。

6. 表格：Mali GPU命名规则摘要 (重点关注G系列)

B. ARM Immortalis系列：旗舰GPU – 移动图形的巅峰之作

1. 目标应用与市场细分

Immortalis系列专门针对旗舰智能手机，旨在提供极致的移动游戏体验和高端视觉计算 56。其重点是支持移动设备上的AAA级游戏，并具备先进特性。Immortalis-G715被描述为“专为下一代旗舰智能手机提供终极游戏体验的旗舰GPU” 62，而Immortalis-G925则致力于在下一代旗舰智能手机上提供“最佳游戏和AI体验” 61。

2. 架构基础与关键差异点

Immortalis GPU基于ARM最新的GPU架构（例如，G715基于Valhall第四代，G720/G925基于第五代）[56 (Immortalis-G715为Valhall第四代), 56]。其强制性硬件级光线追踪支持是Immortalis品牌的决定性特征，将其与Mali GPU区分开来（Mali GPU的光线追踪可能是可选的或不存在）56。Immortalis系列在ARM移动GPU产品组合中拥有最高的性能和效率，通常具有最多的核心数量和最新的架构特性（例如，G925的分片预处理、双倍分块器吞吐量）58。

3. Immortalis命名规则

• 前缀： Immortalis-G 清晰地将其标识为旗舰GPU产品线 [56 (在名称上下文中提及“Immortalis”), 56]。

• 数字代号 (例如 G715, G720, G925)：

• G 可能延续了Mali的图形核心血统。

• 数字 (如 715, 720, 925) 表示Immortalis家族内的代际和相对定位。通常数字越大意味着越新且越强大。

• 7xx 系列 (G715, G720) 似乎是Immortalis最初的高端层级。

• 9xx 系列 (G925) 则暗示了更高的性能档次或旗舰特性的下一次迭代。

• 参考资料包括 62 (G715)，61 (G925)，58 (G720)。从G7xx到G9xx的数字跳跃是Immortalis命名中的一个显著变化。

4. Immortalis系列的重要观察点

• “Immortalis”是顶级特性的品牌划分，而不仅仅是性能： 创建独立于“Mali”的“Immortalis”品牌 56，是ARM的一项战略举措，旨在明确传达一类具有保证高端特性的新型GPU，其中最引人注目的是硬件光线追踪 62。虽然Mali-G7xx GPU也是高端产品，但Immortalis保证为旗舰移动设备提供绝对最新和最强大的功能集，从而创建了一个独特的超高端类别。

• Immortalis内部的数字方案（G7xx vs G9xx）暗示了在最高端的进一步分级或代际飞跃： Immortalis-G715和G720的推出 58 奠定了该品牌的基础。随后推出的Immortalis-G925 61 在编号上有所跳跃（从7xx到9xx），这表明ARM正在旗舰级别进行更细致的区分，可能用于表示重大的架构升级（如G925中的第五代特性）或更强大的配置（G925最多可配置24核 61）。这使得ARM能够更清晰地营销后续的“最佳”GPU。

5. 表格：Immortalis GPU命名规则摘要

IV. 理解ARM架构版本 (ARMvX)

除了具体的产品系列和型号，理解ARM架构版本（通常表示为ARMvX）对于全面把握ARM CPU和GPU的特性和兼容性至关重要。

A. 什么是ARM架构？

ARM架构（例如ARMv7, ARMv8, ARMv9）是一套规范，它定义了处理器必须实现的指令集架构（ISA）、寄存器、内存模型、异常处理机制等 1。ARM Holdings向合作伙伴授权这些架构规范，合作伙伴可以基于此设计自己的核心，或者授权ARM预先设计好的、实现了特定架构版本的核心（如Cortex和Neoverse系列）1。正如相关资料所述，ARM架构是“一系列精简指令集计算（RISC）架构……ARM CPU架构由广泛的微架构实现” 3。

B. 关键架构版本及其重要性

• ARMv7 (及其A, R, M Profile)：

• ARMv7-A：应用Profile，引入了MMU，支持Thumb-2指令集。是许多32位Cortex-A核心（A5, A7, A8, A9, A15, A17）的基础 1。

• ARMv7-R：实时Profile，用于Cortex-R核心（R4, R5, R7, R8）1。

• ARMv7-M / ARMv7E-M：微控制器Profile，用于Cortex-M3, M4, M7 1。

• 38 和 1 清晰列出了ARMv7的A、R、M Profile。

• ARMv8-A (及其后续的.x修订版，如v8.2-A, v8.4-A)：

• 引入了64位支持（AArch64），同时保持了32位兼容性（AArch32）1。

• 是大多数现代Cortex-A核心（A32, A34, A35, A53, A55, A57, A72, A73, A75, A76, A77, A78）和所有Neoverse核心的基础 12。

• 增量的.x更新（如v8.2-A, v8.3-A）增加了新的指令和特性（如SVE、RAS扩展、指针认证（PAC）、分支目标识别（BTI））5。

• 5 强调了ARMv8引入64位以及SVE、PAC、BTI等特性。

• ARMv8-R：

• 为实时Profile带来了64位能力和增强的虚拟化功能，由Cortex-R52, R82实现 [1 (提及Armv8-R), 14]。

• 41 显示Cortex-R52和R82基于ARMv8-R架构。

• ARMv8-M / ARMv8.1-M：

• 为微控制器引入了TrustZone安全技术（Baseline和Mainline Profile）。由Cortex-M23, M33, M35P, M52, M55, M85实现 [1 (Armv8-M的TrustZone), 14]。

• ARMv8.1-M增加了M-Profile向量扩展（MVE）或Helium等特性 46。

• 46 和 46 详细说明了哪些Cortex-M核心使用ARMv8-M和v8.1-M架构。

• ARMv9-A (及其后续的.x修订版，如v9.2-A)：

• 最新一代架构，构建于ARMv8-A之上。专注于增强安全性（Realms, Confidential Compute Architecture - CCA）、改进AI/ML能力（SVE2）以及进一步的性能提升 1。

• 由最新的Cortex-A (A510, A520, A710, A715, A720, A725)、Cortex-X (X2, X3, X925)和Neoverse (N2, V2, E2, N3, V3)核心实现 13。

• 5 和 7 描述了ARMv9对AI和安全性的关注。

C. 架构版本与产品命名及特性的关系

新的架构版本通常会带来新的CPU/GPU特性，这往往与新产品系列或具有新名称/更高编号的显著更新核心的推出相吻合。例如，向ARMv8-A的转变是一个重大变革，催生了64位的Cortex-A5x/A7x系列。同样，ARMv9-A的引入也与Cortex-A5xx/A7xx/Xx系列以及更新的Neoverse代际紧密相关。

D. 关于架构版本的重要观察点

• 架构版本是基础，核心名称是实现： 理解这一区别至关重要。ARMv9-A许可是指公司可以构建符合ARMv9-A规范的核心；ARM自己的Cortex-A720就是这样一种实现 3。实现相同架构版本的不同核心仍然可以在微架构、性能和功耗特性方面存在巨大差异（例如，同为ARMv9-A的Cortex-A510与Cortex-X2）。架构保证了特定级别的软件兼容性，但不保证性能等同。

• 架构的“.x”修订版带来重要的、市场驱动的特性： 从ARMv8.0-A到v8.2-A、v8.4-A等，或从v9.0-A到v9.2-A的演进 5 并不仅仅是微小的调整。这些增量版本通常会引入市场所需的关键特性，例如用于HPC/AI的SVE/SVE2、增强的安全特性如PAC/BTI，或用于虚拟化或加密的特定指令。这些特性随后成为实现它们的核心的卖点。

E. 表格：ARM架构版本与关键CPU/GPU关联摘要

V. 常见混淆点与澄清

理解ARM的命名体系时，用户常常会遇到一些困惑。本节旨在澄清这些常见的混淆点。

A. 历史命名变迁

从早期的“ARM + 数字”（如ARM7TDMI, ARM1176JZ-S）到“Cortex”品牌的转变是一个重要的历史节点 7。需要明确的是，Cortex是一个包含特定Profile（A, R, M）的核心家族品牌，并非ARM11单一产品线的直接后续者。这一转变反映了ARM产品线的扩张和市场细分的需求。

B. 跨家族或代际的数字比较

用户应避免简单地通过数字大小来比较不同系列或代际处理器的性能。例如，不能认为Cortex-A78就比假设存在的Cortex-A68“好10倍”。性能和特性取决于其所属系列（A5x vs A7x vs Xx）、代际（由末尾数字或特定产品线内的整体数字大小指示）以及所实现的架构版本 6。同理，Mali-G78（Valhall架构）与Mali-G57在等级和架构上均有差异，不能仅凭数字大小判断优劣 56。正如一些分析指出的，传统命名方案在扩展性上的不足是造成混淆的原因之一 6。

C. ISA扩展（NEON, SVE, Helium, TrustZone等）在产品名称中的含义

这些扩展功能本身并非核心名称的一部分，而是由底层架构支持、并由特定核心实现的特性。它们的存在对核心能力有显著影响。

• NEON：高级SIMD，用于多媒体处理，常见于Cortex-A，部分Cortex-R/M可选 [17 (R82), 4 (R52选项)]。

• SVE/SVE2：可伸缩向量扩展，用于HPC/AI，见于高端Cortex-A和Neoverse V/N系列 [50 (N2 SVE2), 3 (Neoverse V1 SVE)]。

• Helium (MVE)：Cortex-M的向量扩展（M55, M85），用于微控制器上的ML/DSP 46。

• TrustZone：硬件隔离的安全扩展，可用于A、R（ARMv8-R起）和M（ARMv8-M/v8.1-M起）Profile [1 (M-profile), 46]。

D. 后缀的模糊性或缺乏通用定义

需要承认，并非所有后缀都在ARM的所有产品线中得到普遍应用或有明确定义。例如，与定义清晰的“AE”、“F”、“C”等后缀相比，Cortex-A系列的“N”或“P”后缀（若非ARM官方文档明确定义）可能引起混淆。有时，合作伙伴（如意法半导体对其STM32的命名 63）可能会在ARM核心名称之上添加自己的命名层，这虽然不属于ARM的直接命名，但也可能增加用户的困惑。

E. 关于命名混淆的重要观察点

• 命名变化的背后：“为何”——市场营销与技术演进： ARM的命名演进并非随意。向“Cortex”的转变 7 是一次品牌推广活动，旨在随着ARM产品组合超越通用CPU而为不同市场创建独特的产品线。随后推出的如针对基础设施的“Neoverse” 50 或针对旗舰GPU的“Immortalis” 56 进一步完善了这种针对特定市场的品牌策略。技术进步（如ARMv8中的64位技术、新的GPU架构）也常常触发新的命名系列或显著的数字跳跃，以向市场传达这些进步。

• 用户困惑常源于因表面名称相似而比较不相干事物： 用户可能会看到“Cortex-A78”和“Cortex-R82”，并因数字“8”而假设两者在性能或代际上存在某种直接的数字关系 8。然而，“A”与“R” Profile意味着它们适用于截然不同的应用场景，并具有不同的架构优先级 4。类似地，仅凭数字“8”来比较Mali-G78 (Valhall) 和更早的Mali-T880 (Midgard) 具有误导性，因为“G”与“T”以及代际差距意味着巨大的架构差异 56。本报告必须强调在同一系列/层级内进行比较，并考虑架构因素。

VI. 结论：理解ARM的命名策略

深入了解ARM庞杂的CPU和GPU产品线及其命名规则，对于技术人员和爱好者而言至关重要。尽管其命名体系因技术迭代和市场拓展而显得复杂，但掌握其内在逻辑可以显著降低困惑。

A. 核心逻辑回顾

ARM的命名通常包含几个关键要素：

1. 品牌/家族 (Brand/Family)： 如Cortex, Neoverse, Mali, Immortalis，这首先将产品划分到大的应用领域。

2. 系列/层级 (Series/Tier)： 如Cortex系列下的A, R, M Profile，Neoverse系列下的V, N, E平台，以及GPU的T、G前缀加首位数字，这些进一步指明了产品的性能等级和目标市场。

3. 代际/性能指标 (Generational/Performance Indicator)： 通常由数字（一位、两位或三位）表示，一般而言，在同一系列/层级内，数字越大代表越新或性能越高。

4. 后缀 (Suffixes)： 如AE, F, C, +, CSS等，用于标示特定功能、优化或配置。

这种结构化的命名方式，尽管细节繁多，但其目的是为了在日益多样化的产品组合中传达尽可能多的信息。用户的困惑往往源于未能系统地解构这些名称，或者试图跨越不同家族、系列、代际进行不恰当的直接比较。

B. 用户建议

为有效辨识ARM处理器和图形核心，建议用户遵循以下策略：

1. 首先识别品牌和系列/层级： 这是理解产品定位的第一步（例如，区分Cortex-A与Cortex-M，Neoverse N与Neoverse V，Mali-G7xx与Mali-G5xx）。

2. 理解数字代号的相对性： 数字最具比较意义的场景是在同一系列和大致相同的代际内。跨系列或代际的数字大小并不总能直接反映性能优劣。

3. 高度关注后缀： 后缀往往揭示了核心的关键特性差异，对选型至关重要（例如，AE表示汽车级安全，F表示带FPU，C表示特定市场配置，+表示增强功能，CSS表示计算子系统）。

4. 查阅官方文档和权威分析： 对于特定核心的详细信息，应参考ARM官方网站的文档、数据手册或信誉良好的半导体行业分析报告 12，而非仅仅依赖名称的直观印象。

5. 结合架构版本理解： 了解核心所实现的ARM架构版本（ARMvX），可以为理解其基础能力和特性集提供一个基准。

C. 畅游ARM版图的最终思考

ARM的产品组合及其命名体系无疑将随着技术的进步和市场的演变而持续发展。对用户而言，关键在于掌握其命名的基本解构方法，并认识到命名是ARM与其不同市场受众沟通的工具。一个Neoverse V系列的名称，其沟通对象是HPC和云架构师，强调的是极致性能 18。一个Cortex-M0的名称，则是在向嵌入式开发者传递成本和功耗效率的信息 46。而一个Immortalis GPU的名称，目标是旗舰移动消费者和游戏开发者，承诺顶级的图形效果和光线追踪能力 62。理解ARM在特定命名背后试图传递给“谁”以及“什么”信息，能为我们解读其产品特性和市场定位提供宝贵的上下文。

通过持续关注官方信息，并运用本报告中概述的结构化理解方法，用户可以更有信心地驾驭ARM复杂但逻辑清晰的命名世界。

引用的著作

1. ARM architecture family - Wikipedia, 访问时间为 五月 9, 2025， https://en.wikipe dia.org/wiki/ARM_architecture_family

2. Arm Holdings - Wikipedia, 访问时间为 五月 9, 2025， https://en.wikipedi a.org/wiki/Arm_Holdings

3. Arm CPU Architecture, 访问时间为 五月 9, 2025， https://www.arm.com/architecture/cpu

4. The ARM Processors: A, R, and M Categories and Their Specifics - Sirin Software, 访问时间为 五月 9, 2025， https://sirinsoftware.com/blog/the-arm-processor-a-r-and-m-categories-and-their-specifics

5. The Relentless Evolution of the Arm Architecture, 访问时间为 五月 9, 2025， https://newsroom.arm.com/blog/evolution-of-arm-architecture-evolution-40-years

6. Why Are PC Hardware Naming Schemes So Confusing? I Found Out - MakeUseOf, 访问时间为 五月 9, 2025， https://www.makeuseof.com/why-are-pc-hardware-naming-schemes-so-confusing/

7. An Introduction To ARMv9 & Its Key Features - Trustonic, 访问时间为 五月 9, 2025， https://www.trustonic.com/technical-articles/an-introduction-to-armv9-and-its-key-features/

8. The ARM is a 32 bit RISC processor. - The Kyu project, 访问时间为 五月 9, 2025， http://cholla.mmto.org/kyu/arm101/basics.html

9. History - ARM - WikiChip, 访问时间为 五月 9, 2025， https://en.wikichip.org/wiki/arm/history

10. The Official History of Arm, 访问时间为 五月 9, 2025， https://newsroom.arm.com/blog/arm-official-history

11. A Brief History of Arm: Part 1 - Arm Community, 访问时间为 五月 9, 2025， https://community.arm.com/arm-community-blogs/b/architectures-and-processors-blog/posts/a-brief-history-of-arm-part-1

12. cpu=name - ARM Compiler armcc User Guide Version 5.06, 访问时间为 五月 9, 2025， https://developer.arm.com/documentation/dui0472/latest/Compiler-Command-line-Options/--cpu-name

13. ARM Cortex-A - Wikipedia, 访问时间为 五月 9, 2025， https://en.wikipe dia.org/wiki/ARM_Cortex-A

14. cpu=name - armasm - Arm Developer, 访问时间为 五月 9, 2025， https://developer.arm.com/documentation/dui0801/latest/armasm-Command-line-Options/--cpu-name

15. ARM Cortex-A78 - Wikipedia, 访问时间为 五月 9, 2025， https://en.wiki pedia.org/wiki/ARM_Cortex-A78

16. ARM Cortex-A Series Programmer's Guide for ARMv7-A, 访问时间为 五月 9, 2025， https://developer.arm.com/documentation/den0013/latest/ARM-Architecture-and-Processors/Cortex-A-series-processors

17. ARM Cortex-A* Series Processors, 访问时间为 五月 9, 2025， https://public.fangzhenxiu.com/fixComment/commentContent/imgs/1747767388368_gkrsh2.jpg

18. Microprocessor Cores and Processor Technology – Arm®, 访问时间为 五月 9, 2025， https://www.arm.com/products/silicon-ip-cpu

19. Arm Cortex-A720AE, 访问时间为 五月 9, 2025， https://www.arm.com/products/silicon-ip-cpu/cortex-a/cortex-a720ae

20. Cortex-A725 | Premium CPU for Gaming and AI with Armv9.2 ..., 访问时间为 五月 9, 2025， https://www.arm.com/products/silicon-ip-cpu/cortex-a/cortex-a725

21. Arm cortex R(real time)processor series | PPT - SlideShare, 访问时间为 五月 9, 2025， https://www.slideshare.net/slideshow/arm-cortex-rreal-timeprocessor-series/61844381

22. ARM Cortex A17: An Evolved Cortex A12 for the Mainstream in 2015 - AnandTech, 访问时间为 五月 9, 2025， https://www.anandtech.com/show/7739/arm-cortex-a17

23. Arm Unveils 2024 CPU Core Designs, Cortex X925, A725 and A520: Arm v9.2 Redefined For 3nm : r/hardware - Reddit, 访问时间为 五月 9, 2025， https://www.reddit.com/r/hardware/comments/1d3eryd/arm_unveils_2024_cpu_core_designs_cortex_x925/

24. Cortex® - ‑A78 - core contains program flow prediction hardware, also known as branch prediction. - Arm Developer, 访问时间为 五月 9, 2025， https://developer.arm.com/documentation/101430/latest/Functional-description/L1-memory-system/L1-instruction-memory-system/Program-flow-prediction

25. The confusing state of CPU naming : r/intel - Reddit, 访问时间为 五月 9, 2025， https://www.reddit.com/r/intel/comments/13y9a3n/the_confusing_state_of_cpu_naming/

26. What do the letters mean on CPUs? : r/intel - Reddit, 访问时间为 五月 9, 2025， https://www.reddit.com/r/intel/comments/t7o1jr/what_do_the_letters_mean_on_cpus/

27. ARM Cortex-A77 - Wikipedia, 访问时间为 五月 9, 2025， https://en.wikipedi a.org/wiki/ARM_Cortex-A77

28. About the core - Arm Cortex‑A77 Core Technical Reference Manual, 访问时间为 五月 9, 2025， https://developer.arm.com/documentation/101111/latest/Introduction-to-the-Cortex-A77-core/About-the-core

29. The meanings of 'TDMI-S', 'JZF-S' and 'T2F-S' - Arm Developer, 访问时间为 五月 9, 2025， https://developer.arm.com/documentation/ka001804/latest/

30. how does s suffix in arm assembly instructions work? - Stack Overflow, 访问时间为 五月 9, 2025， https://stackoverflow.com/questions/70542125/how-does-s-suffix-in-arm-assembly-instructions-work

31. Arm Cortex-M4 - Microcontrollers - STMicroelectronics, 访问时间为 五月 9, 2025， https://www.st.com/content/st_com/en/arm-32-bit-microcontrollers/arm-cortex-m4.html

32. Ultra-low-power ARM® Cortex®-M4 32-bit MCU+FPU, 100DMIPS, up to 1MB Flash, 320KB SRAM, USB OTG FS, audio, ext. SMPS - Farnell, 访问时间为 五月 9, 2025， https://public.fangzhenxiu.com/fixComment/commentContent/imgs/1747767373598_evxpqx.pdf

33. ARM® Cortex®-M4 32b MCU+FPU, up to 512KB Flash, 80KB SRAM, FSMC, 4 ADCs, 2 DAC ch., 7 comp, 4 Op-Amp, 1.8 V - STMicroelectronics, 访问时间为 五月 9, 2025， https://www.st.com/resource/en/datasheet/stm32f398ve.pdf

34. ARM® Cortex®-M4 32b MCU+FPU, 64KB Flash, 16KB SRAM, 2 ADCs, 3 DAC channels, 3 COMPs, Op-Amp, 1.8 V - STMicroelectronics, 访问时间为 五月 9, 2025， https://www.st.com/resource/en/datasheet/stm32f328c8.pdf

35. Datasheet - STM32F469xx - Arm®Cortex®-M4 32b MCU+FPU, 225DMIPS, up to 2MB Flash/384+4KB RAM, USB OTG HS/FS, Ethernet, FMC, dua, 访问时间为 五月 9, 2025， https://public.fangzhenxiu.com/fixComment/commentContent/imgs/1747767406399_2ot37v.pdf

36. Arm Cortex-R MCUs | TI.com - Texas Instruments, 访问时间为 五月 9, 2025， https://www.ti.com/microcontrollers-mcus-processors/arm-based-microcontrollers/arm-cortex-r-mcus/overview.html

37. Cortex-R4 - Arm Developer, 访问时间为 五月 9, 2025， https://developer.arm.com/ip-products/processors/cortex-r/cortex-r4

38. ARM architecture family - Wikiwand, 访问时间为 五月 9, 2025， https://www.wikiwand.com/en/articles/ARM_architecture_family

39. CORTEX-R versus CORTEX-M - Design And Reuse, 访问时间为 五月 9, 2025， https://www.design-reuse.com/articles/26106/cortex-r-versus-cortex-m.html

40. CPU-Arm IP-安谋科技, 访问时间为 五月 9, 2025， https://www.armchina.com/armip?dataId=13&istitle=CPU

41. Arm Cortex-R Comparison Table | PDF | Central Processing Unit | Cpu Cache - Scribd, 访问时间为 五月 9, 2025， https://www.scribd.com/document/754823121/Arm-Cortex-R-Comparison-Table

42. Cortex-R7 - Arm Developer, 访问时间为 五月 9, 2025， https://developer.arm.com/ip-products/processors/cortex-r/cortex-r7

43. Overview - Arm, 访问时间为 五月 9, 2025， https://public.fangzhenxiu.com/fixComment/commentContent/imgs/1747767360840_r49vdq.pdf

44. Cortex-R52 - Arm Developer, 访问时间为 五月 9, 2025， https://developer.arm.com/ip-products/processors/cortex-r/cortex-r52

45. Arm Cortex-R52, 访问时间为 五月 9, 2025， https://public.fangzhenxiu.com/fixComment/commentContent/imgs/1747767391720_hfs1m6.pdf

46. ARM Cortex-M - Wikipedia, 访问时间为 五月 9, 2025， https://en.wikipe dia.org/wiki/ARM_Cortex-M

47. 访问时间为 一月 1, 1970， https://www.arm.com/products/silicon-ip-cpu/cortex-m

48. Neoverse E1 | Efficient CPU for Edge-to-Core Data Transport – Arm®, 访问时间为 五月 9, 2025， https://www.arm.com/products/silicon-ip-cpu/neoverse/neoverse-e1

49. Neoverse N1 | CPU for Next-Gen Cloud Infrastructure – Arm®, 访问时间为 五月 9, 2025， https://www.arm.com/products/silicon-ip-cpu/neoverse/neoverse-n1

50. ARM Neoverse - Wikipedia, 访问时间为 五月 9, 2025， https://en.wikip edia.org/wiki/ARM_Neoverse

51. Poseidon - Microarchitectures - ARM - WikiChip, 访问时间为 五月 9, 2025， https://en.wikichip.org/wiki/arm_holdings/microarchitectures/poseidon

52. Neoverse N3 – Arm®, 访问时间为 五月 9, 2025， https://www.arm.com/products/silicon-ip-cpu/neoverse/neoverse-n3

53. Neoverse V3 | Enhanced Cloud & ML with Confidential Computing - Arm, 访问时间为 五月 9, 2025， https://www.arm.com/products/silicon-ip-cpu/neoverse/neoverse-v3

54. Mali-G52 - Arm Developer, 访问时间为 五月 9, 2025， https://developer.arm.com/ip-products/graphics-and-multimedia/mali-gpus/mali-g52-gpu

55. Introduction to the Arm Mali GPU family | Graphics and gaming tips - YouTube, 访问时间为 五月 9, 2025， https://www.youtu be.com/watch?v=J8IO8W7TeN4

56. Mali (processor) - Wikipedia, 访问时间为 五月 9, 2025， https://en.wik ipedia.org/wiki/Mali_(processor)

57. Mali-G625 | Premium GPU Capabilities for Gaming and AI with 5th Gen Architecture - Arm, 访问时间为 五月 9, 2025， https://www.arm.com/products/silicon-ip-multimedia/gpu/mali-g625

58. Arm Silicon IP Multimedia: Top GPUs and ISPs – Arm®, 访问时间为 五月 9, 2025， https://www.arm.com/products/silicon-ip-multimedia

59. What is a Graphics Processing Unit (GPU)? - Arm, 访问时间为 五月 9, 2025， https://www.arm.com/glossary/gpus

60. README.md - ARM-software/libGPUInfo - GitHub, 访问时间为 五月 9, 2025， https://github.com/ARM-software/libGPUInfo/blob/main/README.md

61. Arm Immortalis-G925 | Flagship GPU for Gaming & AI on Next-Gen ..., 访问时间为 五月 9, 2025， https://www.arm.com/products/silicon-ip-multimedia/immortalis-gpu/immortalis-g925

62. Arm Immortalis-G715: Ultimate Gaming with Ray Tracing – Arm®, 访问时间为 五月 9, 2025， https://www.arm.com/products/silicon-ip-multimedia/immortalis-gpu/immortalis-g715

63. Understanding STM32 Naming Conventions - DigiKey, 访问时间为 五月 9, 2025， https://www.digikey.com/en/maker/tutorials/2020/understanding-stm32-naming-conventions

64. Naming conventions - ARM Software Development Toolkit Reference Guide, 访问时间为 五月 9, 2025， https://developer.arm.com/documentation/dui0041/c/The-ARM-Compilers/File-usage/Naming-conventions

65. Naming conventions - ARM Developer Suite Compilers and Libraries Guide, 访问时间为 五月 9, 2025， https://developer.arm.com/documentation/dui0067/d/c-and-c---compilers/file-usage/naming-conventions

66. Arm trademark use guidelines, 访问时间为 五月 9, 2025， https://www.arm.com/company/policies/trademarks/guidelines-trademarks

67. floatingpoint - Gateworks Wiki, 访问时间为 五月 9, 2025， https://trac.gateworks.com/wiki/floatingpoint

68. FPU functionality - Arm Cortex-R8 MPCore Processor Technical Reference Manual r0p2, 访问时间为 五月 9, 2025， https://developer.arm.com/documentation/100400/0002/floating-point-unit-programmers-model/about-the-fpu-programmers-model/fpu-functionality