推出经过认证的创新背面实现流程，以支持Samsung Foundry SF2技术

2小时前浏览2

内容提要

● 完整的背面布线解决方案，助力面向移动、汽车、人工智能和超大规模应用的下一代高性能芯片设计

● Cadence SF2 数字全流程包括用于 nTSV 优化的先进技术

● 背面实现流程已在 SF2 测试芯片的成功流片中证实了其价值

中国上海，2023 年 7 月 10 日——楷登电子（美国 Cadence 公司，NASDAQ：CDNS）近日宣布推出一套完整的、经过认证的背面实现流程，以支持 Samsung Foundry 的 SF2 制程节点。这是 Cadence 和 Samsung Foundry 的最新合作成果，使客户能利用 Cadence^® 数字全流程和相应的制程设计套件（PDK），加速实现下一代移动、汽车、AI 和超大规模芯片的设计创新。这一流程已实现一个 2nm 测试芯片的成功流片，有力证实了它的应用价值。

Cadence 完整的 RTL-to-GDS 流程针对 Samsung Foundry 2nm 工艺技术经过优化，该流程包括 Genus^™ Synthesis Solution、Innovus^™ Implementation System、Integrity^™ 3D-IC 平台、Quantus^™ Extraction Solution、Pegasus^™ Verification System、Voltus^™ IC Power Integrity Solution、Tempus^™ Timing Signoff Solution 和 Tempus ECO Option。背面布线改善了 PPA 结果，减少正面层的走线拥堵，可用于电源分配网络、时钟树和信号布线。相应地，Innovus Implementation System 的四个引擎也针对 Samsung Foundry 2nm 工艺经过优化：

Innovus GigaPlace 引擎可自动放置并合法化一个纳米硅通孔（nTSV）结构，允许在正面和背面层之间的连接。

Innovus GigaOpt 引擎将背面层用于对于时序来说关键的长布线，以提高芯片性能。

Innovus NanoRoute 引擎原生性地支持基于技术库交换格式（Tech LEF）规则的背面布线。

除了支持 SF2 技术的 Innovus Implementation System 引擎功能外，Quantus Extraction Solution 也完全支持背面层，使得 Tempus Timing Solution 能够在有正面和背面层的混合设计上签核，减少电源分配网的电压降，提高正面金属层的可布线性。

“通过与 Cadence 的持续合作，我们一直在寻找新的方法来帮助双方的共同客户加速实现下一代设计创新，”Samsung Electronics 代工厂设计技术团队副总裁 Sangyun Kim 说，“此背面设计流程获得了Cadence数字流程的完全支持，其成功推出让客户收获了我们先进 SF2 技术的独特优势。”

“我们与 Samsung Foundry 在完整的 RTL-to-GDS 流程和 SF2 技术方面的合作取得了丰硕的成果，助力设计人员更快将产品推向市场，”Cadence 数字与签核事业部副总裁 Vivek Mishra 表示，“我们已经看到了成功流片，期待客户能够利用我们的最新技术成功打造更多出色的设计。”

来源：Cadence楷登

CadenceLIVE 精彩回顾 | 人工智能时代下，如何用计算软件加速智能系统设计？

CadenceLIVE China 2023 中国用户大会 8 月 29 日在上海浦东嘉里中心大酒店圆满落幕，众多专业人士汇聚于此，共同探讨分享从 IP/SoC 设计、验证仿真、系统分析及多物理场仿真、计算流体力学，到封装和板级设计全流程的先进技术。Cadence 资深副总裁兼数字与签核事业部总经理滕晋庆先生出席现场，并发表主题为《用计算软件加速智能系统设计》的精彩演讲。滕晋庆先生在演讲中表示，时隔将近四年的时间，很高兴能够再次回到 CadenceLIVE China。在过去的几年，半导体行业有着非常好和健康的成长，但众所周知，今年对半导体同仁来说是艰难的一年，尤其是因为库存调整而导致收入和投资的双减。然而，我们在不确定的环境中还是看到了很多确定的增长，市场调查机构 IBS 的最新预测仍然强劲，预计半导体行业到 2029 年将突破 1 万亿（1 兆）美元的大关，几乎是现在的两倍。另一件令我们和整个行业兴奋的事情是，IBS 预测全球系统业务收入在 2027 年将达到 3 万亿美元。今日世界改变的步伐比从前更快更多元化，数以亿计的手机、社交软件、网站和 Edge Devices 在每一分每一秒都在收集数据，数据量和数据类型都有巨幅的成长。这些数据必须要储存在云端，必须要处理，需要很快的传送到不同的地方，而且这些数据也需要被分析，才能应用在多种不同层面的工作。每一步骤都深度依赖于计算、网络和存储方面的重大创新。在这里最重要的关键是能否以更智能的方式来分析大数据, 从而实现更自动化的决策, 其实这就是人工智能/机器学习，也是现在整个电子和半导体行业最大的推动力。一个很明显的趋势就是我们看到越来越多的系统公司在定制芯片，从而能够更有效地分析新类型的数据。Cadence 用三个同心圆看待世界：最内圈是芯片；然后是系统圈；最外面是数据圈。这三个同心圆其实在各行各业都有所体现。如果你观察现在最先进芯片，它们在 1 英寸 × 1 英寸的面积上，大约集成了 1 千亿个晶体管，这已经是非常惊人的数字了。但到 2030 年，相同尺寸芯片上将会有 1 万亿个晶体管。晶体管数量至少会增加 10 倍，如何才能实现？离不开 EDA 的支持。EDA 的核心就是自动化，从在定制工具中手工绘制电子电路，到 RTL Synthesis 和自动布局布线，每一步的创新都实现了 10 倍以上生产力的提升。现在，我们正处在电子设计自动化新时代的开始，我们计划为我们的客户实现另一个 10 倍的生产力提升。真正的人工智能的时代已经来临，Cadence 多年来一直致力于人工智能的研发。放眼未来，我们对下一个世代 EDA 的目标是将传统的单一工具和单一运行环境转变为多运行、多工具协作的设计环境，并结合大数据平台和 re-enforcement learning（强化学习）从设计数据中学习，从而能够为下一次 EDA 工具运行自动做出优化决策。这样我们可以大量减少工程师人工决策和 debug 的时间, 大幅度地提升工程师的生产力。要实现这一目标，需要一个良好的大数据分析平台——JedAI。JedAI 是专门针对 EDA 和电子行业的企业级大数据分析平台，它可提供管理这种多运行设计环境的平台，并且还允许开放 API 供客户直接使用 JedAI。迄今为止，我们拥有最全面最完整的人工智能驱动设计平台产品组合，涵盖从芯片到系统的各个领域。它们都具有多次运行优化功能，可以真正提高设计工程师的生产力。系统设计与分析已成为 Cadence 的最重要平台之一。整个半导体和系统组合的功率和热分析未来会变得非常重要，无论是 3D-IC、数据中心、智能手机或电动汽车。Cadence 在这个领域投入巨大。这个领域一个令人兴奋的事是所有的 Mulitphysics System Simulation 在数值分析的稳定度十分良好。与 EDA 不同，例如 Transistor-level simulation，它是非常非线性的，是最困难的仿真问题之一。去年，我们从 Stanford 大学收购了一支拥有各种 GPU 专业知识的优秀团队。我们将应用 GPU 或 Special Compute 于系统仿真，以获得 10 倍的 TAT 和有效地降低仿真所需要的硬件成本。 Cadence 在中国耕耘 30 年，我们对中国的承诺也三十年未曾改变。这一点，也深深体现在过去 5 年选择 Cadence 作为解决方案的客户数目上。2023 年利用 Cadence 产品的中国客户的数目比 2018 年增长了一倍以上。作为世界和中国核心 EDA 的第一提供商，我们一直持续不断加大在中国的投入：● 2022 年 Cadence 中国员工数目增长了超过 10%。● 在人才培养方面，几百位实习生从 Cadence 顺利毕业，加入了设计公司，晶圆厂和高校。● 楷登中国也连续八年被评为最佳职场。无论是内部员工成长，还是各种社会公益活动，都可以看到楷登中国的身影。所以我们不光为我们的技术自豪，我们也为我们所体现的企业社会责任感所骄傲。“ 最后，滕晋庆先生引用荀子的一句名言：“道阻且长，行则将至，行而不辍，未来可期！”半导体从来不是一条简单的路，也不是一帆风顺的。Cadence 愿意做您最强有力的后盾，伴您一路前行！来源：Cadence楷登