Cadence 定制/模拟设计迁移流程加速 TSMC 先进制程技术的采用

4小时前浏览2

● AI 驱动的 Cadence Virtuoso Studio 助力 IC 设计在 TSMC 的制程技术之间实现迁移时自动优化电路

● 新的生成式设计技术可将设计迁移时间缩短 3 倍

中国上海，2023 年 9 月 27 日——楷登电子（美国 Cadence 公司，NASDAQ：CDNS）近日宣布扩展基于 Cadence^® Virtuoso^® Studio 的节点到节点设计迁移流程，能兼容所有的 TSMC（台积电）先进节点，包括最新的 N3E 和 N2 工艺技术。这款生成式设计迁移流程由 Cadence 和 TSMC 共同开发，旨在实现定制和模拟 IC 设计在 TSMC 先进制程之间的自动迁移。与人工迁移相比，使用该流程的客户可最多将迁移时间缩短 3 倍。

Virtuoso Studio 可自动将原理图单元、参数、引脚和连线从一个 TSMC 制程节点迁移到另一个制程节点。然后 Virtuoso ADE Suite 的仿真和电路优化环境将对新原理图进行调整和优化，确保设计达到所有要求的规格和测量结果。此后 Cadence 和 TSMC 的共同客户可以利用 Virtuoso Layout Suite 提供的生成式设计技术，自动识别和提取现有 layout 中的器件组，并将它们应用到新 layout 中的相似器件组中。

该流程允许用户在 TSMC 的制程技术上迁移各种模拟设计。支持的 TSMC 制程节点包括：

1	N40 到 N22
2	N22 到 N12
3	N12 到 N6
4	N6 到 N4
5	N5 到 N3E
6	N4/N5 到 N3E
7	N3E 到 N2

“许多 TSMC 客户都想将旧设计迁移到 TSMC 先进制程，从而充分利用 TSMC 提供的更高性能和更低功耗，”TSMC 设计基础设施管理事业部负责人 Dan Kochpatcharin 说道，“我们与 Cadence 密切合作，让双方的共同客户能够轻松迁移宝贵的定制 IP。这些经过增强的 PDK 和方法学可以简化并加速设计迁移流程，加快产品上市。”

“我们与 TSMC 在定制/模拟制程迁移方面继续深化合作，这让双方的共同客户可以利用我们的生成式技术，省时省力地完成定制/模拟设计迁移，”Cadence 高级副总裁兼定制 IC 与 PCB 事业部总经理 Tom Beckley 说道，“在新推出的 Virtuoso Studio 中，我们开发了一个高级迁移流程帮助双方的共同客户提高生产力，满足严苛的上市目标。”

Cadence Virtuoso Studio 支持 Cadence 智能系统设计（Intelligent System Design^™）战略，助力实现系统级芯片（SoC）的卓越设计。

来源：Cadence楷登

System 电路航空汽车电子消费电子芯片 Cadence 人工智能

著作权归作者所有，欢迎分享，未经许可，不得转载

首次发布时间：2025-10-04

最近编辑：4小时前

Cadence楷登

签名征集中

获赞 0粉丝 86文章 466课程 0

作者推荐

Tempus DRA 套件：使用先进的芯片建模实现高达 10% 的 PPA 提升

实现签核时，为了保证芯片设计的耐用性，设计师会面临重重挑战，利用 Cadence® Tempus™ 设计稳健性分析（DRA）套件为设计工程师提供领先的建模技术，可实现最佳功耗、性能和面积目标（PPA）。相较于传统方法，Tempus DRA 套件提供了一套全面的高级分析功能，有望增强设计级稳健性，实现更优 PPA。使用 Tempus DRA 套件完成完整分析后，设计工程师可以利用 Cadence Innovus 设计实现系统中的 Tempus ECO 选项进行模块级的收敛，并使用 Cadence® Certus 收敛解决方案进行子系统/全芯片层的签核收敛，显著提高设计收敛速度，优化 PPA 目标达成。来源：Cadence楷登

还没有评论